JPS6342288B2 - - Google Patents

Info

Publication number
JPS6342288B2
JPS6342288B2 JP54145579A JP14557979A JPS6342288B2 JP S6342288 B2 JPS6342288 B2 JP S6342288B2 JP 54145579 A JP54145579 A JP 54145579A JP 14557979 A JP14557979 A JP 14557979A JP S6342288 B2 JPS6342288 B2 JP S6342288B2
Authority
JP
Japan
Prior art keywords
transistor
power supply
drain
voltage
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP54145579A
Other languages
English (en)
Other versions
JPS5567814A (en
Inventor
Aasaa Hiruboon Robaato
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of JPS5567814A publication Critical patent/JPS5567814A/ja
Publication of JPS6342288B2 publication Critical patent/JPS6342288B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/24—Frequency-independent attenuators
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current 
    • G05F1/46—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC
    • G05F1/56—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is DC
    • G05F3/10—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • G05F3/242—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Automation & Control Theory (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Nonlinear Science (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)
  • Control Of Electrical Variables (AREA)
  • Detail Structures Of Washing Machines And Dryers (AREA)
  • Drying Of Solid Materials (AREA)
  • Logic Circuits (AREA)

Description

【発明の詳細な説明】 本発明はMOSトランジスタを用いる電源回路
に関するものであるが、ｎチヤンネルMOSトラ
ンジスタを用いる集積回路として構成されたオ
ン・チツプ電源回路にのみ関するものではない。
ｎチヤンネルMOSトランジスタを用いて製造
された大規模集積（LSI）回路は家庭用洗濯機の
プログラマや家庭用乾燥機のコントローラのよう
な論理制御用の低コスト回路として実用されてい
る。デプリーシヨン負荷論理回路は約５ボルトの
電源電圧において最良の機能を有するが、LSI回
路の周辺部は例えば12ボルトで作動させて所要の
出力信号を出力するようにする必要がある。LSI
回路の外部から種々の電圧を供給し得るが、この
ためには外部接続を用いる必要があり、これら外
部接続はLSI回路の他の要件のために常に容易に
実現し得るとは限らない。
従つて、LSI回路チツプ上に内部電源回路を設
けるのが望ましい。これを達成する１つの方法と
しては、例えば、12Vをチツプに供給し、この電
源電圧と直列にトランジスタを接続し、そのゲー
ト電圧を変化させてそのソースに所望の電圧（例
えば５ボルト）を得る方法がある。この直列トラ
ンジスタとしてデプリーシヨンMOSトランジス
タを有する斯る電源回路の回路図を１部をブロツ
クとして第１図に示す。
12ボルト入力電源電圧をデプリーシヨンMOS
トランジスタ２０のドレインに接続し、そのソー
スを公称５ボルトの調整電圧ライン２１に接続す
る。トランジスタ２０の導電率はロングテイルド
ペア増幅器２２によつてライン２１の電圧に応じ
て変化する。この増幅器２２はソース電極を相互
接続したエンハンスメントMOSトランジスタ２
３，２４と、その相互接続ソースと大地３０との
間にあつて増幅器に略々一定の電流を供給するデ
プリーシヨンMOSトランジスタ２５とを具える。
トランジスタ２３のドレインをライン２１に、そ
のゲートを基準電圧源２６に接続する。デプリー
シヨンMOSトランジスタ２７をトランジスタ２
４のドレインとライン２１との間に接続する。ト
ランジスタ２４のドレインをトランジスタ２０，
２７のゲートにも接続する。斯る回路ではトラン
ジスタ２７は直列トランジスタ２０のゲートを制
御し得る電圧降下抵抗として作動する。分圧器２
８をライン２１と大地との間に接続し、その口出
しタツプ２９をトランジスタ２４のゲートに接続
する。
電源電圧と直列のトランジスタを制御するこの
ロングテイルドペア増幅器の動作は既知であるか
ら、その説明は省略する。しかし、直列トランジ
スタとしてデプリーシヨントランジスタを使用す
ると、そのゲート電圧をライン２１上の調整され
た電圧より一層負にすることができ、従つて増幅
器２２をこの調整された電圧により作動させるこ
とができることを指摘しておく。この場合、電源
電圧と調整された電圧との間の良好な分離が得ら
れる。
上述の回路では、ライン２１上の調整又は安定
化された電圧は基準電圧と分圧器の分圧比との比
に等しくなる。
この電源回路を集積回路として製造する場合、
分圧器２８は抵抗の代りにMOSトランジスタで
構成される。しかし、LSI回路の製造中に生ずる
種々のプロセス変動によりMOSトランジスタの
種々のパラメータが変化する可能性があり、これ
らパラメータの１つにしきい値電圧がある。ライ
ン２１上の調整された電圧は分圧器の分圧比に逆
比例し、その分圧比は分圧器を構成するトランジ
スタのしきい値電圧の変化に影響される事実から
考えて、斯る電源回路の少くとも分圧器の分圧比
をしきい値電圧に及ぼされるプロセス変動の影響
と略々無関係にするのが望ましい。
本発明電源回路は第１（入力）電源ラインと；
第２（出力）電源ラインと；第１及び第２電源ラ
イン間にソース・ドレイン通路が接続されたデプ
リーシヨンMOSトランジスタと；第２電源ライ
ン上の電圧を表わす信号を基準電圧信号と比較す
る回路であつて、第１及び第２エンハンスメント
MOSトランジスタを具え、その第１トランジス
タのドレインを第２電源ラインに結合し、第２ト
ランジスタのドレインを電圧降下MOSトランジ
スタを経て第２電源ラインに結合すると共に前記
デプリーシヨントランジスタのゲートに直接結合
してなるロングテイルドペア増幅器と；前記第１
又は第２トランジスタのゲートに接続された口出
しタツプを有する分圧器とを具え、該分圧器は直
列に接続されたソース・ドレイン通路を有する第
３、第４及び第５エンハンスメントMOSトラン
ジスタと該第３トランジスタのドレインに結合さ
れた電流源とを具え、該第３トランジスタのドレ
インは第３、第４及び第５トランジスタのゲート
に接続し、第３トランジスタのソースと第４トラ
ンジスタのドレインとの接続点を調整された電源
ラインに結合し、前記口出しタツプは第４トラン
ジスタのソースと第５トランジスタのドレインと
の接続点で構成し、第５トランジスタのソースを
第３電源ラインに接続し、使用中該分圧器の分圧
比が、しきい値電圧に及ぼされたプロセス変動の
影響を補償する第３トランジスタにより略々一定
に維持されるようにしたことを特徴とする。
本発明の実施に当つては、第３トランジスタの
ドレインに接続された電流源をゲートが第３、第
４及び第５トランジスタのゲートに接続された１
個のデプリーシヨンMOSトランジスタで、或は
第１電源ラインと第３トランジスタのドレイン間
に直列に接続され、ゲートが第３、第４及び第５
トランジスタのゲートに接続された２個のデプリ
ーシヨンMOSトランジスタで構成する。
前記調整電源ラインは前記第２電源ラインとす
ることができ、また第１及び第３電源ライン間に
直列に接続された第４デプリーシヨンMOSトラ
ンジスタとツエナーダイオードとから成る電圧逓
降回路の口出しタツプとすることができる。前記
分圧器の口出しタツプは第２トランジスタのゲー
トに接続することができる。
オン・チツプ電源回路の場合の１つの問題は満
足な基準電圧源の形成にある。プロセス変動によ
るしきい値電圧の変化を補償する必要がある場合
には、基準電圧源内に第１及び第３電源ライン間
に直列に接続されたデプリーシヨントランジスタ
と外部接続ツエナーダイオードとから成る電圧逓
降回路を設け、そのデプリーシヨントランジスタ
とツエナーダイオードとの接続点をもう１つの分
圧器に接続し、該分圧器は直列に接続された第
６、第７及び第８エンハンスメントMOSトラン
ジスタとこれに接続された電流源で構成し、これ
らトランジスタのゲートを第６トランジスタのド
レインに接続し、第７トランジスタのドレインを
前記接続点に接続し、第８トランジスタのドレイ
ンを第１トランジスタのゲートに接続してこれに
基準電圧信号を供給するように構成することがで
きる。
或は又、しきい値電圧の変化による回路性能の
変化を第２電源ライン上の調整電圧の対応する変
化により補償し得る論理回路の場合には、電源回
路を斯る変化が生ずるように構成することができ
る。
斯る電源回路の一例では、第１電源ライン上の
電圧が安定化されていない場合、デプリーシヨン
トランジスタとツエナーダイオードから成る電圧
逓降回路を第１及び第３電源ライン間に接続す
る。分圧器の第３トランジスタのソースと第４ト
ランジスタのドレインとの接続点をこのデプリー
シヨントランジスタとツエナーダイオードとの接
続点に接続し、分圧器の口出しタツプを第２トラ
ンジスタのゲートに接続する。更に、前記デプリ
ーシヨントランジスタとツエナーダイオードとの
接続点と第３電源ラインとの間に直列接続の２個
のエンハンスメントMOSトランジスタから成る
インバータ増幅器を接続する。その一方のエンハ
ンスメントトランジスタはドレインをツエナーダ
イオードに接続し、ゲートを分圧器の電流源に接
続すると共に、他方のエンハンスメントトランジ
スタはドレインをロングテイルドペア増幅器の第
１トランジスタのゲートに接続し、ゲートを第２
電源ラインに接続する。従つて、これらエンハン
スメントトランジスタの一方は他方の増幅用トラ
ンジスタに対する電流源として作動する。本例で
は直列デプリーシヨントランジスタの出力はロン
グテイルドペア増幅器の第２トランジスタのドレ
イン回路から取り出す。その理由は、第２電源ラ
インのレベルの増大が前記２個のエンハンスメン
トトランジスタの他方のトランジスタにより反転
され、ロングテイルドペア増幅器の第１トランジ
スタのゲート電圧の減少を生ずるためである。前
記２個のエンハンスメントトランジスタの他方の
トランジスタがロングテイルドペア増幅器の第１
トランジスタのゲート電圧を一定に維持するため
には、その実効駆動電圧が一定に維持されなけれ
ばならない。これがため、前記２個のエンハンス
メントトランジスタの他方の増幅用トランジスタ
のしきい値電圧が高くなると、第２電源ラインの
電圧が対応して増大しなければならない。インバ
ータ増幅器の電流源トランジスタと増幅トランジ
スタのＷ／Ｌ比を適当に選択することにより、第
２電源ライン上の調整電圧の変化としきい値電圧
変化との間に略々リニアな関係を得ることができ
る。
上述の電源回路においては公称12ボルトとし得
る第１電源ラインの電圧を外部ツエナーダイオー
ドの使用により±10％の所要のトレランス範囲内
に安定化し、その電圧を分圧して内部基準信号を
発生させる。第１電源ラインが15〜18ボルトの高
電圧のときは、１つの補償分圧器を用いて所要の
トレランス範囲の基準電圧信号を発生させること
ができる。
また、第１電源ラインが所要のトレランス範囲
内に安定化されている場合には、簡単なトランジ
スタ分圧器を用いてしきい値電圧に依存する基準
電圧信号を取り出し、第２電源ライン上の電圧も
しきい値電圧に依存させることができる。斯る電
源回路の一例では、第１電源ライン電圧はその公
称電圧の±10％以内に安定化し、基準電圧源は第
１及び第３電源ライン間に直列に接続された２個
のエンハンスメントMOSトランジスタより成る
簡単な分圧器とする。その各トランジスタのゲー
トはそのドレインに接続し、基準電圧信号はその
一方のトランジスタのドレインと他方のトランジ
スタのソースとの接続点から取り出す。本例では
基準電圧は第３電源ラインに対ししきい値電圧よ
り僅かに高くなり、しきい値電圧の変化に応じて
基準電圧に対応する変化が生じ、従つて第２電源
ライン上の調整電圧に対応する変化が生ずる。こ
れれらエンハンスメントトランジスタのＷ／Ｌ比
を適当に選択することにより調整電圧の変化とし
きい値電圧の変化との間に略々リニアな関係を達
成することができる。
必要に応じ、基準電圧源は完全にオン・チツプ
とすることができ、且つその電源は第２及び第３
電源ラインから取り出すことができる。斯る基準
電圧源は２個の直列接続エンハンスメントMOS
トランジスタのソース・ドレイン通路と直列に接
続された１個又は２個のデプリーシヨンMOSト
ランジスタで構成することができる。何れの場合
にも基準電圧はプロセスパラメータに極めて依存
する。
以下、第２〜第８図につき本発明を説明する。
本発明の理解を容易とするため各図において対
応する素子には同一の符号を付した。図示の
MOSトランジスタは全てｎチヤンネル形である
が、図示の回路はｐチヤンネル形MOSトランジ
スタで実現することもできること勿論である。更
に、電源電圧は公称12ボルトであり、調整された
電圧は５ボルトであるものとする。しかし、これ
ら電圧は他の値にすることもでき、この場合には
これら値に応じてトランジスタのチヤンネルの
幅／長さ（Ｌ／Ｗ）比を決める。
第２図に示す分圧器２８は調整電圧ライン２１
と大地３０との間に接続された２個のエンハンス
メントMOSトランジスタ３２，３３を具える。
分圧器２８の口出しタツプ２９をトランジスタ３
３のドレインとトランジスタ３２のソースとの接
続点をもつて構成する。分圧器がこれら２個のト
ランジスタのみで構成されている場合、分圧比は
これらトランジスタのしきい値電圧に及ぼされた
プロセス変動の影響により悪影響を受ける。この
問題を解決するために、分圧器２８には、更に、
直列トランジスタ２０のドレインが接続されてい
るライン３６とライン２１との間に直列に接続さ
れたデプリーシヨントランジスタ３４とエンハン
スメントトランジスタ３５を設ける。ライン３６
上の電圧は安定化されているもの或は安定化され
ていないものとすることができる。トランジスタ
３５のドレインとトランジスタ３４のソースの接
続点３７をトランジスタ３２〜３５のゲートに接
続する。
トランジスタ３４は6/80のＷ／Ｌ比を有し、電
流源を構成する。トランジスタ３５は100/7の
Ｗ／Ｌ比を有し、接続点３７とライン２１との間
の低インピーダンスを構成する。トランジスタ３
５のソース・ドレイン間の電圧はそのしきい値電
圧VTに応じて変化し、接続点３７の電圧はライ
ン２１上の調整電圧にこの電圧が加算されたもの
となる。この加算電圧はトランジスタ３２，３３
のしきい値電圧の値の変化を補償する。即ち、ト
ランジスタ３２，３３のゲートに対する駆動電圧
は接続点３７から取り出されるため、トランジス
タ３２，３３及び３５のしきい値電圧がプロセス
変動のために高くなつている場合には、トランジ
スタ３２，３３のゲートに対する駆動電圧が高く
なるが、これらトランジスタのVTも増大するた
めこれらトランジスタの実効ゲート電圧は一定に
維持されて、口出しタツプ２９における分圧器の
分圧比は略々一定に維持される。また、LSI回路
のトランジスタのしきい値がプロセス変動のため
に低くなつている場合には、トランジスタ３２，
３３のゲート駆動電圧は低くなるが、ライン２１
に加えられるしきい値電圧も低くなるため、この
場合にも実効駆動電圧は一定に維持され、これら
の作用により口出しタツプ２９における分圧比は
略々一定に維持される。
第３図に示す分圧器２８は第２図に示す分圧器
と、ソースがトランジスタ３４のドレインに、ド
レインがライン３６に、ゲートが分圧器の他のト
ランジスタ３２〜３５のゲートに接続された第２
デプリーシヨントランジスタ３８が追加されてい
る点が相違する。このトランジスタ３８は12/10
のＷ／Ｌ比を有し、その機能はライン３６上の電
源電圧の変動の影響（即ちこの電源電圧の変動は
トランジスタ３５の導通に悪影響を与え、接続点
３７から取り出される駆動電圧に悪影響を与え
る）を低減することにある。第３図の分圧器は、
第２図のものと同様にしきい値電圧の変動により
殆んど影響されない。
基準電圧源をチツプ上に集積する場合、斯るオ
ン・チツプ基準電圧源は完全に満足なものは製造
困難であることを確かめた。しかし、本発明電源
回路に使用するのに好適ないくつかの基準電圧源
について以下に記載する。
第４図の基準電圧源２６は調整電圧ライン２１
と大地３０との間に接続されたオン・チツプ基準
電圧源である。この基準電圧源２６はデプリーシ
ヨントランジスタ４０を具え、そのドレインをラ
イン２１に、ソースをエンハンスメントトランジ
スタ４１のドレインに接続し、トランジスタ４１
のソースをもう１つのエンハンスメントトランジ
スタ４２のドレイン・ソース通路と直列に接続し
て成る。トランジスタ４１のドレインとトランジ
スタ４０のソースとの接続点４３をトランジスタ
４０，４１のゲートに接続する。トランジスタ４
２のゲートはそのドレインに接続する。トランジ
スタ４０は6/60のＷ／Ｌ比を有し、トランジスタ
４１，４２（100/6のＷ／Ｌ比を有する）に対す
る電流源として作動する。トランジスタ２３のゲ
ートに供給される基準電圧は実効的にはトランジ
スタ４１，４２のしきい値電圧の和（2VT）に
KfVTがプラスされた値となる（ここでＫはMOS
トランジスタのしきい値電圧がソース−基板電圧
と共に変化する量に関連するパラメータである）。
従つて、この回路はトランジスタのパラメータに
及ぼされたプロセス変動の影響と無関係にならな
い。
第５図は調整電圧ライン２１と大地３０との間
に直列に接続された２個のデプリーシヨントラン
ジスタ４５，４６から成る基準電圧源２６を示
す。トランジスタ４５のソースとトランジスタ４
６のドレインの接続点４７をトランジスタ２３の
ゲートに接続する。両トランジスタ４５，４６の
ゲートを接地する。トランジスタ４６のＷ／Ｌ比
は8/60で、従つて低利得を有し、トランジスタ４
５に小電流を流す。トランジスタ４５は100/60の
Ｗ／Ｌ比を有し、高い利得を有するため、接続点
４７はしきい値電圧より僅かに低い電圧にバイア
スされる。第４図の回路の場合と同様に、この回
路はしきい値電圧に及ぼされるプロセス変動の影
響と完全に無関係にならない。
第６図は本発明電源回路の一例を示す。その分
圧器２８は第３図に示すタイプのものであるか
ら、これらについては再度説明しない。
その基準電圧源２６は１部がオン・チツプ、１
部がオフ・チツプである。即ちツエナーダイオー
ド５０はLSI回路の外部に設けられ、入力端子５
１と大地３０との間に接続される。この基準電圧
源においてはデプリーシヨントランジスタ５２を
電源ライン３６と端子５１との間に接続する。第
３図に示すタイプのもう１つの分圧器をライン３
６と大地３０との間に接続する（便宜上対応する
トランジスタを対応する符号にプライム符号（′）
をつけて示す）。エンハンスメントトランジスタ
３２′のドレインとエンハンスメントトランジス
タ３５′のソースの接続点を端子５１に接続する
と共に、エンハンスメントトランジスタ３２′の
ソースとエンハンスメントトランジスタ３３′の
ドレインとの接続点をトランジスタ２３のゲート
に接続する。
第６図の例では、トランジスタ５２はツエナー
ダイオード５０にバイアス電流を供給し、そのツ
エナー電圧（例えば5.6ボルト）が分圧器により
ステツプダウンされて増幅器トランジスタ２３を
駆動するのに都合の良いレベルの基準電圧が得ら
れる。実際の基準電圧は基準電圧源２６の分圧器
のトランジスタのＷ／Ｌ比により決まる。
計算から明らかなように、第６図の回路はライ
ン２１上に極めて精密に調整された電圧を発生し
得る。例えば、ライン３６上の電源電圧が９ボル
トから15ボルトに変化する場合、調整電圧は
40mV変化するだけで、0.6ボルトから1.2ボルト
のしきい値電圧の変化に対しライン２１上の電圧
は60mV変化するだけである。従つて、この回路
はプロセス変動の影響と殆んど無関係である。
図示の回路の場合、出力抵抗値は０〜5mAの
動作電流範囲において45オーム程度である。この
出力抵抗値はトランジスタ２３，２４及び／又は
直列トランジスタ２０の利得を増大させてループ
利得を増大することにより下げることができる。
トランジスタ２０の利得を増大すると動作電流範
囲も増大する。トランジスタ２３，２４の利得を
変えると、負荷トランジエントに対する回路の回
復時間も変化し、一般に利得を増大すると回復時
間が短かくなる。
第７図は本発明電源回路の他の例を示す。本例
ではライン２１上の調整電圧はしきい値電圧に依
存するようにされている。斯る調整電圧の変化は
論理回路における対応するしきい値電圧変化によ
る性能変化を補償するのに利用することができ
る。
本例では、トランジスタ２７をトランジスタ２
３のドレインとライン２１との間に接続し、トラ
ンジスタ２４のドレインをライン２１に直接接続
する。基準電圧源２６は第３図に示すタイプの分
圧器を含み、第６図に示すものと同一であるから
再度説明はしない。インバータ増幅器を端子５１
と大地３０との間に接続する。このインバータ増
幅器は端子５１と大地３０との間に接続したエン
ハンスメントMOSトランジスタ５５，５６から
成る。タツプ２９をトランジスタ５５のドレイン
とトランジスタ５６のソースの接続点に接続し、
トランジスタ５５のゲートをライン２１に接続す
ると共にトランジスタ５６のゲートを接続点３７
に接続する。
第７図の回路の動作においては、トランジスタ
２３のゲートにおける基準電圧は略々一定に維持
される。トランジスタ５６のゲートは接続点３７
から略々一定の駆動電圧を受信し、且つそのドレ
インが一定電圧に維持される。従つてトランジス
タ５６は電流源を構成する。トランジスタ５６か
らの略々一定の電流はトランジスタ５５により吸
収され、このトランジスタ５５はライン２１と口
出しタツプ２９（即ちトランジスタ２４のゲー
ト）との間の位相反転を行う。
タツプ２９が規定の電圧を有するためにはゲー
ト５５の実効駆動電圧が一定でなければならな
い。これがため、トランジスタ５５のしきい値電
圧VTがプロセス制御変動により高くなつている
場合には、ライン２１上の調整電圧がVTの変化
に追従しなければならない。例えば、回路のエン
ハンスメントトランジスタのしきい値電圧が0.6
ボルトから1.2ボルトに変化すると、トランジス
タ２０が強く駆動される結果として調整電圧が
4.5ボルトから5.35ボルトに増大する。
しかし、ライン２１上の調整電圧が負荷電流の
変化により上昇すると、タツプ２９における電圧
は低下する。負帰還の結果としてトランジスタ２
０のゲートにおける電圧は低下してライン２１上
の電圧は低下する。
第８図はしきい値電圧依存電源回路の他の例を
示す。本例回路は、第７図の例と異なり、完全に
オン・チツプであり、電源ライン３６上の電圧は
例えば12V±10％の安定化された電圧とする必要
がある。分圧器２８は第２図に示すタイプのもの
で、これについては再度説明はしない。
基準電圧源２６は大地３０と外部で安定化され
た電源ライン３６との間に直列に接続された２個
のエンハンスメントトランジスタ６０，６１を具
える。各トランジスタのゲートはそのドレインに
接続し、トランジスタ６０のドレインをトランジ
スタ２３のゲートに接続する。
従つて、基準電圧はしきい値電圧に依存する。
トランジスタ６０，６１のＷ／Ｌ比を適当に選択
することにより、調整電圧がしきい値電圧に追従
する態様を論理回路（図示せず）に適合させるこ
とができる。更にトランジスタ６０，６１のＷ／
Ｌ比を、ライン２１上の公称調整電圧の約半分に
等しい所望の基準電圧が得られるように選択す
る。第８図の回路構成ではライン３６上の電源電
圧を安定化する必要がある。その理由は、電源電
圧の±10％の変化は調整電圧に±７％の変化を生
ずるためである。
第６、７及び８図の回路において分圧器２８を
第２及び第３図に示す回路の一方又は他方とする
ことができる。
【図面の簡単な説明】
第１図は本発明が関連する電源回路の１部がブ
ロツクで示された回路図、第２図は本発明電源回
路に用いるプロセス変動によるしきい値電圧の変
化と略々無関係の分圧器の一例の回路図、第３図
は第２図の分圧器を更に改良した例を示す回路
図、第４図は本発明電源回路に用いるオン・チツ
プ基準電圧源の一例の回路図、第５図はオン・チ
ツプ基準電圧源の他の例の回路図、第６図は本発
明電源回路の一例の回路図、第７図は本発明電源
回路の他の例の回路図、第８図は本発明電源回路
の更に他の例の回路図である。 ３６……電源ライン、２１……調整電圧ライ
ン、３０……大地、２０……直列デプリーシヨン
MOSトランジスタ、２２……ロングテイルドペ
ア増幅器、２３，２４……エンハンスメント
MOSトランジスタ、２５……デプリーシヨン
MOSトランジスタ（電流源）、２７……デプリー
シヨンMOSトランジスタ（電圧降下抵抗）、２６
……基準電圧源、２８……分圧器、３２，３３，
３５……エンハンスメントMOSトランジスタ、
３４，３８……デプリーシヨンMOSトランジス
タ、４１，４２……エンハンスメントMOSトラ
ンジスタ（電流源）、４０，４５，４６……デプ
リーシヨンMOSトランジスタ、３２′，３３′，
３５′……エンハンスメントMOSトランジスタ、
３４′，３８′……デプリーシヨンMOSトランジ
スタ、５０……ツエナーダイオード、５２，５４
……デプリーシヨンMOSトランジスタ（電流
源）、５５，５６……エンハンスメントMOSトラ
ンジスタ（インバータ増幅器）、６０，６１……
エンハンスメントMOSトランジスタ。

Claims (1)

  1. 【特許請求の範囲】 １ 第１（入力）電源ラインと；第２（出力）電源
    ラインと；第１及び第２電源ライン間に接続され
    たソース・ドレイン通路を有するデプリーシヨン
    MOSトランジスタと；第２電源ライン上の電圧
    を表わす信号を基準電圧信号と比較する回路であ
    つて、第１及び第２エンハンスメントMOSトラ
    ンジスタを具え、その第１トランジスタのドレイ
    ンを第２電源ラインに結合し、第２トランジスタ
    のドレインを電圧降下MOSトランジスタを経て
    第２電源ラインに結合すると共に前記デプリーシ
    ヨントランジスタのゲートに直接結合してなるロ
    ングテイルドペア増幅器と；前記第１又は第２ト
    ランジスタのゲートに接続された口出しタツプを
    有する分圧器とを具え、該分圧器は直列に接続さ
    れたソース・ドレイン通路を有する第３、第４及
    び第５エンハンスメントMOSトランジスタと該
    第３トランジスタのドレインに結合された電流源
    とを具え、該第３トランジスタのドレインは第
    ３、第４及び第５トランジスタのゲートに接続
    し、第３トランジスタのソースと第４トランジス
    タのドレインとの接続点を調整電源ラインに結合
    し、前記口出しタツプは第４トランジスタのソー
    スと第５トランジスタのドレインとの接続点で構
    成し、第５トランジスタのソースを第３電源ライ
    ンに接続し、使用中該分圧器の分圧比が、しきい
    値電圧に及ぼされたプロセス変動の影響を補償す
    る前記第３トランジスタにより略々一定に維持さ
    れるようにしたことを特徴とする電源回路。 ２ 特許請求の範囲１記載の電源回路において、
    前記分圧器の電流源はドレインが第１電源ライン
    に、ソースが第３トランジスタのドレインに、ゲ
    ートが第３、第４及び第５トランジスタのゲート
    に接続されたデプリーシヨンMOSトランジスタ
    で構成したことを特徴とする電源回路。 ３ 特許請求の範囲１記載の電源回路において、
    前記分圧器の電流源は第１電源ラインと第３トラ
    ンジスタのドレインとの間に直列に接続された２
    個のデプリーシヨンMOSトランジスタで構成し、
    それらのゲートを第３、第４及び第５トランジス
    タのゲートに接続したことを特徴とする電源回
    路。 ４ 特許請求の範囲１、２又は３記載の電源回路
    において、前記分圧器の口出しタツプを前記ロン
    グテイルドペア増幅器の第２トランジスタのゲー
    トに接続したことを特徴とする電源回路。 ５ 特許請求の範囲４記載の電源回路において、
    前記分圧器の第３トランジスタのソースと第４ト
    ランジスタのドレインとの接続点を第２電源ライ
    ンに結合したことを特徴とする電源回路。 ６ 特許請求の範囲４記載の電源回路において、
    更に、第１電源ラインと第３電源ライン間に、ゲ
    ートがソースに接続された第４デプリーシヨン
    MOSトランジスタとツエナーダイオードを直列
    に接続して成る電圧逓降回路を設けたことを特徴
    とする電源回路。 ７ 特許請求の範囲６記載の電源回路において、
    前記分圧器の第３トランジスタのソースと第４ト
    ランジスタのドレインとの接続点を前記第４デプ
    リーシヨントランジスタとツエナーダイオードと
    の接続点に結合したことを特徴とする電源回路。 ８ 特許請求の範囲７記載の電源回路において、
    更に、前記第４デプリーシヨントランジスタとツ
    エナーダイオードとの接続点と第３電源ラインと
    の間に直列に接続された２個のエンハンスメント
    MOSトランジスタを含むインバータ増幅器を設
    け、その一方のトランジスタのドレインと他方の
    トランジスタのソースとの接続点を前記ロングテ
    イルドペア増幅器の第１トランジスタのゲートに
    接続し、前記一方のトランジスタのゲートを第２
    電源ラインに接続し、前記他方のトランジスタの
    ゲートを前記分圧器の第３、第４及び第５トラン
    ジスタのゲートに接続したことを特徴とする電源
    回路。 ９ 特許請求の範囲６記載の電源回路において、
    前記分圧器の第３トランジスタのソースと第４ト
    ランジスタのドレインとの接続点を第２電源ライ
    ンに接続し、前記電圧逓降回路は基準電圧源の１
    部とし、該基準電圧源の他の部分は直列に接続さ
    れた第６、第７及び第８エンハンスメントMOS
    トランジスタとこれに直列に接続された電流源と
    から成る第２分圧器とし、その第６トランジスタ
    のドレインを第６、第７及び第８トランジスタの
    ゲートに接続し、第７トランジスタのドレインを
    前記第４デプリーシヨントランジスタとツエナー
    ダイオードとの接続点に接続し、第８トランジス
    タのドレインを第１トランジスタのゲートに接続
    して該ドレインから基準電圧信号を取り出すよう
    にしたことを特徴とする電源回路。 １０ 特許請求の範囲５記載の電源回路におい
    て、第１電源ラインは安定化された電圧ラインと
    し、且つ第１電源ラインと第３電源ラインとの間
    に直列に接続された２個のエンハンスメント
    MOSトランジスタから成る基準電圧源を設け、
    その各トランジスタのゲートはそのドレインに接
    続し、両トランジスタ間の接続点を前記ロングテ
    イルドペア増幅器の第１トランジスタに接続した
    ことを特徴とする電源回路。 １１ 特許請求の範囲５記載の電源回路におい
    て、更に、ドレインが第２電源ラインに接続され
    たデプリーシヨンMOSトランジスタと、該トラ
    ンジスタのソースと第３電源ラインとの間に直列
    に接続された第６及び第７エンハンスメント
    MOSトランジスタから成る基準電圧源を付加し、
    該デプリーシヨントランジスタと第６エンハンス
    メントトランジスタのゲートを前記ロングテイル
    ドペア増幅器のゲートに接続してこれに基準電圧
    信号を供給すると共に該デプリーシヨントランジ
    スタのソースに接続し且つ第７トランジスタのゲ
    ートをそのドレインに接続したことを特徴とする
    電源回路。 １２ 特許請求の範囲５記載の電源回路におい
    て、更に、第１及び第２電源ライン間に直列に接
    続された２個のデプリーシヨンMOSトランジス
    タを具え、該両トランジスタのゲートを第３電源
    ラインに接続し、一方のトランジスタのドレイン
    と他方のトランジスタのソースとの接続点を前記
    ロングテイルドペア増幅器の第１トランジスタに
    接続して成る基準電圧源を設けたことを特徴とす
    る電源回路。
JP14557979A 1978-11-14 1979-11-12 Power source circuit Granted JPS5567814A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
GB7844330A GB2034937B (en) 1978-11-14 1978-11-14 Regulated power supply

Publications (2)

Publication Number Publication Date
JPS5567814A JPS5567814A (en) 1980-05-22
JPS6342288B2 true JPS6342288B2 (ja) 1988-08-23

Family

ID=10501015

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14557979A Granted JPS5567814A (en) 1978-11-14 1979-11-12 Power source circuit

Country Status (9)

Country Link
US (1) US4318040A (ja)
JP (1) JPS5567814A (ja)
AU (1) AU529425B2 (ja)
CA (1) CA1146627A (ja)
DE (1) DE2945463A1 (ja)
FR (1) FR2441885A1 (ja)
GB (1) GB2034937B (ja)
IT (1) IT1193333B (ja)
SE (1) SE440286B (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4197511A (en) * 1978-12-18 1980-04-08 Bell Telephone Laboratories, Incorporated Linear load MOS transistor circuit
DE3108726A1 (de) * 1981-03-07 1982-09-16 Deutsche Itt Industries Gmbh, 7800 Freiburg Monolithisch integrierte referenzspannungsquelle
US4593214A (en) * 1984-01-05 1986-06-03 Thomson Components - Mostek Corporation Circuit for discharging bootstrapped nodes in integrated circuits with the use of transistors designed to withstand only the normal voltage
JPH0772852B2 (ja) * 1984-01-26 1995-08-02 株式会社東芝 サブミクロン半導体ｌｓｉのチップ内電源変換回路
JPS60176121A (ja) * 1984-02-22 1985-09-10 Toshiba Corp 電圧降下回路
IT1218845B (it) * 1984-03-30 1990-04-24 Ates Componenti Elettron Circuito di interfaccia attenuatore di rumore per generatori di segnali di temporizzazione a due fasi non sovrapposte
US4638241A (en) * 1985-09-13 1987-01-20 Brooktree Corporation Regulated current supply
JPH0679263B2 (ja) * 1987-05-15 1994-10-05 株式会社東芝 基準電位発生回路
US4847518A (en) * 1987-11-13 1989-07-11 Harris Semiconductor Patents, Inc. CMOS voltage divider circuits
US5079441A (en) * 1988-12-19 1992-01-07 Texas Instruments Incorporated Integrated circuit having an internal reference circuit to supply internal logic circuits with a reduced voltage
US5010385A (en) * 1990-03-30 1991-04-23 The United States Of America As Represented By The Secretary Of The Navy Resistive element using depletion-mode MOSFET's
KR920010633A (ko) * 1990-11-30 1992-06-26 김광호 반도체 메모리 장치의 기준전압 발생회로
DE4242989C1 (de) * 1992-12-18 1994-05-11 Itt Ind Gmbh Deutsche Spannungsregler
SE512866C2 (sv) 1995-02-21 2000-05-29 Volvo Ab Anordning för analys av avgaser
US5923212A (en) * 1997-05-12 1999-07-13 Philips Electronics North America Corporation Bias generator for a low current divider
US6552603B2 (en) * 2000-06-23 2003-04-22 Ricoh Company Ltd. Voltage reference generation circuit and power source incorporating such circuit
US6504424B1 (en) * 2001-08-29 2003-01-07 Semiconductor Components Industries Llc Low voltage metal oxide semiconductor threshold referenced voltage regulator and method of using
US7132873B2 (en) * 2003-01-08 2006-11-07 Emosyn America, Inc. Method and apparatus for avoiding gated diode breakdown in transistor circuits
JP4259941B2 (ja) * 2003-07-25 2009-04-30 株式会社リコー 基準電圧発生回路
JP4263056B2 (ja) * 2003-08-26 2009-05-13 株式会社リコー 基準電圧発生回路
WO2018017035A1 (en) * 2016-07-17 2018-01-25 Hewlett-Packard Development Company, L.P. Dual rail circuitry using fet pairs
TWI751335B (zh) * 2017-06-01 2022-01-01 日商艾普凌科有限公司 參考電壓電路以及半導體裝置
JP7075172B2 (ja) * 2017-06-01 2022-05-25 エイブリック株式会社 基準電圧回路及び半導体装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3743923A (en) * 1971-12-02 1973-07-03 Rca Corp Reference voltage generator and regulator
US3757200A (en) * 1972-07-10 1973-09-04 Gen Instrument Corp Mos voltage regulator
US3975649A (en) * 1974-01-16 1976-08-17 Hitachi, Ltd. Electronic circuit using field effect transistor with compensation means
JPS5726361B2 (ja) * 1974-04-25 1982-06-04
JPS51138848A (en) * 1975-05-28 1976-11-30 Hitachi Ltd Steady current circuit
JPS5931863B2 (ja) * 1976-01-07 1984-08-04 株式会社日立製作所 電圧出力回路
JPS5310047A (en) * 1976-07-16 1978-01-30 Seiko Instr & Electronics Ltd Electronic circuit
US4093909A (en) * 1976-07-21 1978-06-06 General Electric Company Method and apparatus for operating a semiconductor integrated circuit at minimum power requirements
US4096430A (en) * 1977-04-04 1978-06-20 General Electric Company Metal-oxide-semiconductor voltage reference
US4158804A (en) * 1977-08-10 1979-06-19 General Electric Company MOSFET Reference voltage circuit
US4165478A (en) * 1977-09-21 1979-08-21 General Electric Company Reference voltage source with temperature-stable MOSFET amplifier

Also Published As

Publication number Publication date
AU5265979A (en) 1980-05-22
SE440286B (sv) 1985-07-22
FR2441885B1 (ja) 1983-08-19
GB2034937A (en) 1980-06-11
JPS5567814A (en) 1980-05-22
SE7909304L (sv) 1980-05-15
GB2034937B (en) 1983-01-06
FR2441885A1 (fr) 1980-06-13
AU529425B2 (en) 1983-06-09
IT1193333B (it) 1988-06-15
US4318040A (en) 1982-03-02
IT7927192A0 (it) 1979-11-09
CA1146627A (en) 1983-05-17
DE2945463A1 (de) 1980-05-29

Similar Documents

Publication Publication Date Title
JPS6342288B2 (ja)
US4583037A (en) High swing CMOS cascode current mirror
JP3144700B2 (ja) リング発振器，リング発振器の補償回路及びリング発振器の補償方法
JP2525346B2 (ja) 定電流源回路を有する差動増幅回路
US5266887A (en) Bidirectional voltage to current converter
JPH06204838A (ja) 基準電圧発生器及び基準電圧の発生方法
US5545978A (en) Bandgap reference generator having regulation and kick-start circuits
JPH08234850A (ja) 入力電圧調整用集積回路および電圧源調整方法
JPH0863245A (ja) 定電流回路
US5793247A (en) Constant current source with reduced sensitivity to supply voltage and process variation
US5635869A (en) Current reference circuit
US5180966A (en) Current mirror type constant current source circuit having less dependence upon supplied voltage
JPS5925243B2 (ja) 定電流源
JPH0679262B2 (ja) 参照電圧回路
EP0121793B1 (en) Cmos circuits with parameter adapted voltage regulator
US5212440A (en) Quick response CMOS voltage reference circuit
US4061962A (en) Current mirror amplifier augumentation of regulator transistor current flow
JP2000114891A (ja) 電流源回路
US6965270B1 (en) Regulated cascode amplifier with controlled saturation
JP2500985B2 (ja) 基準電圧発生回路
US7012415B2 (en) Wide swing, low power current mirror with high output impedance
JPH04150316A (ja) 電界効果トランジスタ回路
US6177827B1 (en) Current mirror circuit and charge pump circuit
EP0615182B1 (en) Reference current generating circuit
JP3227711B2 (ja) 基準電圧発生回路