JPS6343391A

JPS6343391A - 厚膜回路基板

Info

Publication number: JPS6343391A
Application number: JP18691086A
Authority: JP
Inventors: 克也佐藤
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1986-08-11
Filing date: 1986-08-11
Publication date: 1988-02-24

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［発明の目的］（産業上の利用分野）本発明は印刷回路と面付はチップ部品とで構成する厚膜
回路基板に係り、チップ部品の取付スペースを小さくす
ることによって実装の高密度化を図った厚膜回路基板に
関する。

（従来の技術）近年、電子機器の小型軽量化に伴ないハイブリッドＩＧ
が多用されて来ている。このハイブリッドＩＣは、一般
に、アルミナ等の絶縁基板上に膜技術によって導体及び
抵抗体層を形成した厚膜基板に、面付は可能なチップ部
品を半田付けして構成されるものである。

ところで、この秤の膜技術印刷配線板（以下厚膜回路基
板とする）は、抵抗体層より配線層を先に形成するもの
と、抵抗体層を形成後、配線層を形成するものとがある
。前者は銀−パラジウム系導体ペーストを用いる厚膜回
路基板に適用され、後者は銅系導体ペーストを用いる厚
膜回路基板に適用される。

第５図は前者の厚膜回路基板におけるチップ部品の実装
構成の一例を示す断面図である。

第５図において、符号１はアルミナ等の絶縁体を素材と
づる絶縁基板であり、この基板１における一方の面に、
先ず銀−パラジウム系導体ベースＩ・を印刷、焼成して
成る配線導体層２．３．４が形成される。配線導体層２
．３には、両者をまたぐ形で、酸化ルテニｒクム系抵抗
ペーストを印刷、焼成して成る抵抗体層５が形成される
・また、配線導体層４に近い配線導体層３は、前記抵抗
体層５で覆われない部分が配線導体ＦｆＪ４ｒＡｑに延
設され、デツプ部品用パッド３ａを構成している。そし
て、チップ部品６は一方の電極６Ａが上記パッド３ａに
、他方の電極６Ｂが配Ｉ９導体層４に、それぞれ半田７
を介して面付けされる。

第５図の構成において、パッド３ａと配線導体層３との
距離は、チップ部品６のサイズによって決定され、従来
はチップ部品６をより小形化することで高密度化を図っ
ていた。しかし、現在のチップ部品のサイズが限界に達
している今日、こうした部品の小形化という手段では、
より高密度に部品を配＠することができない。デツプ部
品６のサイズは、抵抗体層５の長さに比べ、一般に大き
くなりがらで（例えば大容量のコンデンサ）、このよう
な部品を多数用いる場合には、実装密度が低下し、基板
の面積に影響するという間題があった。

（発明が解決しようとする問題点）従来のチップ部品実装技術は、チップ部品自体の小形化
による高密度化はすでに困難となっており、配線導体層
の距離がチップ部品サイズに制約されて基板面積が大き
くなるという欠点を右していた。

本発明は上記問題点を解決すべくなされたものであり、
チップ部品を改名する配線心体層間距離を小さくでき、
高密度な実装を可能にした厚膜回路基板を提供づること
を目的とする。

［発明の構成］（問題点を解決するための手段）本発明は、形成流抵抗体層に対して形成される抵抗端子
用上Ｆ／１導体部に、電極部が更に重なるようにチップ
部品を搭載したことを特徴とする。

（作用）厚膜技術による抵抗体層及び配線導体層が形成された絶
縁基板では、後付は回路要素としてチップ部品を面付け
する。本発明は、このチップ部品の電極部が抵抗体層の
端子部に積層され重なり合うために、チップ部品の取付
はスペースは、抵抗体層の形成スペースの一部と共用さ
れ、それだけチップ部品を架設する配線ｌ１体層間の距
離を狭めて、高密度実装を図ることができるものである
。

（実施例）以下、図面に示した実施例に基づいて本発明の詳細な説
明する。

第１図は本発明に係る厚膜回路基板の一実施例を示す側
断面図である。

第１図において、第５図と同一部分には同一符号を記し
、絶縁基板１の上に配線導体層２，３゜４及び抵抗体層
５が形成されることは、従来と同様である。本実施例が
第５図と異る点は、形成済抵抗体層５の一端部（端子用
部）を下層の配線導体層３と共に挟み込む上層端子部（
配線導体層ともいう）８を形成したことにある。そして
チップ部品６は、上記上層端子部８に一方の電極６Ａが
半田７を介して固定され、他方の電４ｉ６Ｂは配線導体
層４に半田７を介して固定される。

上記のような構成の厚膜回路基板によれば、チップ部品
６の半田付は用パッドとしての上層端子部８が抵抗体層
５の上部に設けられる構造となるので、抵抗体層５の端
子用部５ａと、チップ部品６の電極６Ａとが川なり合い
、その分チップ部品６を抵抗体層５側に引寄せて取付け
ることができる。このため、他方の電極６Ｂを載置・固
定する配線導体層４と配線導体層３との距離が小さくな
り、厚膜回路ＥＳ板の面積をそれだけ小さくすることが
できる。

第２図は第１図で説明した厚膜回路基板の製造工程の一
例を説明するための工程図である。なお、第１図で使用
した符号はそのまま用いている。

先ず第２図（ａ）に示づアルミナ等の絶縁体を用いた無
垢な絶縁基板１を用意する。この絶縁基板１に、銀−パ
ラジウム系導体ペーストを用いてスクリーン印刷を行な
い乾燥後略１時間プロファイル、ピーク温度８５０℃で
大気焼成を行なうと、第２図（ｂ）に示すように、最下
層の配線導体層２．３．４が形成される。

次に、第２図（Ｃ）の如く形成済配線導体層２゜３間に
抵抗体層５を、酸化ルデニウム系抵抗体べ−ストを用い
てスクリーン印刷し乾燥させる。そして、第２図（ｄ）
に示すように乾燥させただけの抵抗体層５における端子
用部５ａ上に銀−パラジウム系導体ペースト（銅系ペー
ストでもよい）を用いて、上Ｖ！Ｉ端子部８を形成する
。この形成工程は、乾燥済み抵抗体層５と同ｒｆ焼成形
成することができる。

次に、第２図（ｅ）に示すように、配線導体層８．４の
上に半田ペースト７−．７′を印刷あるいは塗布する。

その後、上記半田ペースト７′上にチップ部品６をマウ
ントし、リフロー半田付は処理により半田付けすること
で、チップ部品６の実装が完了することになる。

このように、本実施例による上層端子部８は、抵抗体層
５と同時に形成することが可能であるため、工程数増加
といった問題は生じない。

なお、上記実施例はチップ部品６の一方の電極６Ａのみ
を抵抗体層５の端子用部５ａに乗り上げ積層せしめてい
るが、２つの抵抗体層同士を橋絡するチップ部品の場合
には、両方の電極６Ａ、６Ｂ共、本実施例の構成を適用
してもよい。また、抵抗体層５にチップ部品６を並列接
続する揚台にも適用可能である。

第３図は配線導体層の素材として銅系導体ペーストを用
いた厚膜回路Ｌｔ板の他の実施例を示Ｊ側断面図である
。銅系導体ペーストを用いた厚膜回路基板においては、
先に抵抗体層１１を形成しておき、抵抗値を変動させな
いように、配線導体層１２．１３．１６を形成づる。し
たがって、この種の厚膜回路基板にお【ｊる配線導体層
は、第３図に示すように、形成済抵抗体層１１の上層導
体層として形成される。ここで、１２．１３は、抵抗体
層１１に対して形成された配線導体層であり、抵抗体層
１１の両端部に二層構成となる電極形成部１２ａ、１３
ａを右することになる。本実施例は、上記電極形成部１
２ａ、１３ａのうちチップ部品１５をマウントするため
の電極形成部１３ａを利用してチップ部品１５を半田１
４．１４を介して接続することができる。なお、１６は
チップ部品１５の他方電極１５Ｂに対する配線導体層で
あり、１０は絶縁基板である。

第４図は第３図に示した厚膜回路基板の製造工程の一例
を示す工程図である。

第４図（ａ）は第２図（ａ）に対応し・この絶縁基板１
０上に、第４図（ｂ）に示す如く、抵抗体層１１を形成
する。

次に、第４図（Ｃ）の如く、上記絶縁基板１０上に、形
成済みの抵抗体ＰＡ１１に対して配ＦＡ導体ｆＭ１２，
１３．１６を形成する。これは、低温焼成形の銅ペース
トを用いてスクリーン印刷を行い、１２０℃で１０分間
乾燥した後、形成済み抵抗体層１１の抵抗値が変動しな
い程度の低温、例えば６００℃、３０分間プロファイル
で、且つ窒素雰囲気中で焼尽を行うことによって形成さ
れる。

第４図（ｅ）は第３図と同等の状態を示し、前工程（第
４図ｄ）で電極形成部１３ａ、配線導体層１６に印刷し
ておいた半田ペースト１４′を利用してチップ部品１５
を半田付けしている。

こうして、銅系導体ペーストを用いた厚膜回路基板では
、銀−パラジウム系導体ペーストを用いた厚膜回路基板
に比し、より簡単に構成でき、第１図の実施例と同様に
、チップ部品１５の一方電極１５Ａを、抵抗体層１１の
電極形成部１３ａ上に川ね合わせることができるので、
チップ部品１５の実効取付スペースを狭めることができ
る。

なお、上記各実施例は、片面厚膜回路基板に関し説明し
たが、両面基板に適用できることは勿論、多層基板にお
いても、抵抗体層に対して上層導体を形成することを繰
返し行うことにより製造工程数を増すことなく、本発明
を適用し得る。

（発明の効果）以上説明し／、、：　Ｊ、−）に本発明によれば、抵抗
体層の電極形成部をチップ部品の取付スペースとして効
率的に共用できるので、チップ部品をより高密度に実装
し得、厚膜回路基板における高密度実装に寄与するとい
う効果がある。

【図面の簡単な説明】

第１図は本発明に係る厚膜回路基板の一実施例を示す側
断面図、第２図は第１図の基板の製造工程の一例を説明
する工程図、第３図は本発明の他の実施例を示す側断面
図、第４図は第３図の製造工程の一例を説明する工程図
、第５図は従来の厚膜回路基板の一例を示１断面図であ
る・１．１０・・・絶縁基板、５．１１・・・抵抗体層、６．１５・・・チップ部品、８　（１２ａ、１３ａ）・・・上ＦＪ’ｊＥ子部〈電極
形成部）。代理人　　　弁理士　則　近　憲　化量　　　　　　　　宇　　治　　　　　弘８よン看りも
Ｓ令ン（自己、ｔａ４ベネＪ）第１図第３図第２図第４図

Claims

【特許請求の範囲】　絶縁基板上に形成された抵抗体層と、この抵抗体層の上層導体として形成され、該抵抗体層と
共に二層となる抵抗端子用上層導体部と、この上層導体部に電極部が載置固定されるチップ部品と
を具備したことを特徴とする厚膜回路基板。