JPH07201634A

JPH07201634A - セラミックチップ部品

Info

Publication number: JPH07201634A
Application number: JP5336698A
Authority: JP
Inventors: Hiroshi Harada; 拓原田
Original assignee: TDK Corp
Current assignee: TDK Corp
Priority date: 1993-12-28
Filing date: 1993-12-28
Publication date: 1995-08-04

Abstract

(57)【要約】（修正有）【目的】プリント基板に半田付けする場合に半田ブリ
ッジの発生がなく、製造工程数が少なく、製品不良の発
生も少なくする。【構成】セラミック層を積層し、積層されたセラミッ
ク層の間に内部電極が形成され、内部電極が外部電極に
接続されたセラミックチップ部品の外部電極をセラミッ
クチップ部品が半田付けされる面のみに形成する。セラ
ミックチップ部品の内部電極をセラミック層を貫通して
形成されたスルーホール内の導体によって電気的に接続
し、この導体を外部電極に接続する。これにより、半田
が端子電極の半田付け部以外の部分に付着することに起
因する半田ブリッジの発生がなくなる。また、端子電極
は生のセラミック素体に印刷手段により形成し、セラミ
ック焼成時に同時に焼き付けられるから、端子電極を焼
き付ける工程が不要でメッキ工程も不要であるからメッ
キ液が部品中に侵入し、製品不良が発生することもな
い。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本願発明は表面実装部品（Surfac
e Mounting Device＝ＳＭＤ）であるセラミックチップ
部品の構造に係るものである。

【０００２】

【従来の技術】各種電子装置の普及が進む中で、これら
の装置の小型軽量化が急速に進んでいる。特に、カメラ
一体型ＶＴＲ、携帯電話器、ノート型パーソナルコンピ
ュータ、パームトップ型コンピュータ等携帯することを
目的とする電子装置においては小型軽量化の速度が著し
い。このような電子装置の小型軽量化が進められる中で
使用される各種電子部品の小型軽量化が進められるとと
もに、電子部品を実装する手段も従来のプリント基板に
設けられたスルーホールに使用される電子部品のピンを
挿入し半田付けするものから、プリント基板上に設けら
れた導電パターンのランドに電子部品を載置・半田付け
する表面実装技術（Surface Mounting Technology＝Ｓ
ＭＴ）へと変化している。

【０００３】このＳＭＴにおいて用いられる電子部品は
表面実装部品（Surface Mounting Device＝ＳＭＤ）と
総称され、半導体部品はもちろんのことコンデンサ、抵
抗器、インダクタ、フィルタ等があり中でも特に小型の
部品であるコンデンサ及び抵抗器はセラミックチップ部
品と呼ばれている。セラミックチップ部品の大きさには
種々のものがあるが、現在実用されているセラミックチ
ップ部品で最小のものは「１００５」と呼ばれる０.５m
m，長さ１.０mmの大きさである。

【０００４】一方、主要電子部品であるＩＣのピン間隔
は以前はＩＣピッチと呼ばれる２.５４mm（１／１０イ
ンチ）あるいは３.１７５mm（１／８インチ）が殆どで
あったが、現在はハーフピッチと呼ばれる１.２７mm
（１／２０インチ）のものが主流となっている。一括リ
フロー半田付けの技術的限界は０.５mmピッチと言われ
ていたが、現在の技術的要求としては１mmに４本すなわ
ち０.２５mmピッチの配線が求められており、実際に０.
４mmあるいは０.３mmピッチも試験的に行われている。

【０００５】また、部品が取り付けられているプリント
基板上の部品が取り付けられるランドパターンの間に通
される回路パターン数は従来のＩＣピッチのピン間に３
本であったが、最近は５本通すことが行われている。こ
の時の回路パターンの幅は０.１mm、パターン同士の間
隙は０.１５４mm程度である。また、ハーフピッチの場
合には従来１本であった回路パターンが２本になってい
る。

【０００６】代表的なセラミックチップ部品である積層
セラミックコンデンサの外観を図１（ａ）に、断面構造
を同（ｂ）に示す。この積層セラミックコンデンサは直
方体形状の本体１と、本体１の１組の対向面全体を覆っ
て形成された端子電極２，３から構成されている。この
本体１は、ＢａＴｉＯ₃−Ｎｂ₂Ｏ₅系セラミック誘電体
層４-1，４-2・・・４-7とこれらの誘電体層の間に形成
されたＰｄ，Ａｇ−Ｐｄ合金，Ｎｉ等の導電体層からな
る６枚の内部電極５-1，５-2，５-3及び６-1，６-2，６
-3から構成されており、直方体形状の両端部を覆って端
子電極２及び３が形成されている。内部電極５-1，５-2
及び５-3は端子電極２に接続されており、内部電極６-
1，６-2及び６-3は端子電極３に接続され、このことに
より内部電極５と６の間に形成されたコンデンサが並列
接続され、全体で１個のコンデンサが形成されている。

【０００７】端子電極２，３は焼成されたセラミック本
体１に印刷塗布された導電ペイントを焼成するかあるい
は焼成されたセラミック本体１に金属板を嵌挿すること
によって形成されており、この端子電極２，３の外側に
はニッケルメッキが施され、さらに積層セラミックコン
デンサをプリント基板に実装する際に良好な半田付けを
得るために錫メッキあるいは半田メッキが施されてい
る。

【０００８】このように狭い間隔のプリントパターンを
有するプリント基板にセラミックチップ部品を固定する
場合に半田付けが重要な問題になり、特に半田付けをフ
ローソルダリング法によって行う場合には溶融した半田
によって形成される半田フィレットによって接続されて
はならないパターンが接続されてしまう「半田ブリッ
ジ」が形成されることがあり、そのような場合には修復
不能な不良品を発生させることになる。

【０００９】半田ブリッジが形成される過程を図３によ
り説明する。図３に示されたのは、プリント基板の両面
にチップ部品とリード付部品を混在させて実装する混在
実装方式の工程例である。ガラスエポキシ板等から形成
されたプリント基板２０のＡ面，Ｂ面の両面には銅箔等
からなるプリントパターンパッド２１Ａ，２１Ｂが形成
され、パッド２１Ａ，２１Ｂの一部にはチップ部品を半
田付けするためのランド２２Ａ，２２Ｂ及びリード付き
部品のリードが半田付けされるランド２３Ａ，２３Ｂが
形成されている。プリントパターンパッド２１Ａ，２１
Ｂのうちランド２２Ａ，２２Ｂ，２３Ａ，２３Ｂ以外の
部分には半田が付着するのを防止するソルダレジスト２
４Ａ，２４Ｂが形成されており、パッド２１Ａとパッド
２１Ｂはスルーホール２５によって接続されている。

【００１０】初めに、Ａ面にチップ部品を固定するため
の紫外線硬化型接着剤２６が上側の面である部品取付位
置に塗布される（ａ）。次に、チップ部品１Ａを接着剤
２６に付着させ（ｂ）、紫外線２７を照射することによ
り接着剤２６を硬化させ（ｃ）、チップ部品を接着す
る。このようにしてＡ面のチップ部品の取付が終了す
る。

【００１１】Ｂ面にチップ部品を取り付けるためにプリ
ント基板を裏返してＢ面を上側とし（ｄ）、Ｂ面のラン
ド２２Ｂ，２２Ｂにクリーム半田２８，２８を塗布す
る。次に、チップ部品１Ｂをクリーム半田２８，２８に
付着させ、チップ部品を仮固定する（ｅ）。このように
してＢ面のチップ部品の取付が終了する。

【００１２】このようにチップ部品が取り付けられたＢ
面の半田付けを行う。この半田付けは赤外線２９を用い
たリフローソルダリング法で行われ、クリーム半田が溶
融し３０，３０で示される半田接合部が形成され
（ｆ）、Ｂ面の半田付けは終了する。

【００１３】Ｂ面の半田付けが終了すると、Ｂ面側から
スルーホール２５，２５にリード付部品３１のリード線
３２，３２を挿入する。このようにしてＡ面のチップ部
品の取付が終了する（ｇ）。

【００１４】このようにしてチップ部品１Ａとリード付
部品３１とが取り付けられたＡ面の半田付けを行うが、
この半田付けはＡ面の半田付けと異なり、溶融半田槽を
用いたフローソルダリング法で行われ、チップ部品１Ａ
とリード付部品３１とが取り付けられたＡ面に半田槽の
溶融半田が接触し付着することにより半田接合部３３，
３３及び３４，３４が形成され、Ａ面の半田付けが終了
する。

【００１５】このようにしてプリント基板２０にチップ
部品１Ａ，１Ｂ及びリード付部品３１が半田付けにより
取り付けられるが、この際図４に示されたようにセラミ
ックチップ部品の電極端子に施されている錫メッキある
いは半田メッキ部にも溶融した半田が付着し、その付着
半田の量が多いときにソルダレジストを越えて溶融半田
が隣接するランドにはみ出し、半田ブリッジ３５Ａある
いは３５Ｂが形成されることがある。この半田ブリッジ
を除去することは非常に困難であり、特にチップ部品が
高密度に実装されている場合には全く不可能である。そ
のため、半田ブリッジが生じたプリント基板は廃棄せざ
るを得ない。

【００１６】また、従来のセラミックチップ部品の端子
電極は内部電極が露出されて焼成されたセラミック本体
の端部に導電ペイントを印刷塗布・焼成するかあるいは
焼成されたセラミック本体２に金属キャップを嵌挿する
ことによって形成されている。そして、セラミックチッ
プ部品をプリント基板に実装するため端子電極にニッケ
ルメッキが施され、さらに積層セラミックコンデンサ１
をプリント基板に実装するために錫メッキあるいは半田
メッキが施されているため、露出した内部電極を介して
セラミックチップ部品の製造工程数が多く、メッキ工程
においてメッキ液が部品中に侵入し、製品不良が発生す
ることがある。

【００１７】

【発明の概要】本願においては、プリント基板に半田付
けする場合に半田ブリッジが発生することがなく、製造
工程数が少なく、製品不良が発生することが少ないセラ
ミックチップ部品の構造を提供する。

【００１８】そのために、本発明においてはセラミック
チップ部品の表面の端子電極をセラミックチップ部品の
両端部の全体を覆うものから、半田付けがなされる上下
面の両端部だけに限定して形成されたものにし、内部電
極を外部電極によって外部で接続するものから、スルー
ホールによって内部で接続するものにする。

【００１９】このように構成すると、半田が端子電極の
半田付け部以外の部分に付着することに起因する半田ブ
リッジの発生がなくなる。また、端子電極は生のセラミ
ック素体に印刷手段により形成し、セラミック焼成時に
同時に焼き付けられるから、端子電極を焼き付ける工程
が不要となる。そして、メッキ工程も不要であるからメ
ッキ工程においてメッキ液が部品中に侵入し、製品不良
が発生することもない。

【００２０】

【実施例】図により本願発明の実施例を説明するが、こ
の実施例においては従来例と同様に最も代表的なセラミ
ックチップ部品であるセラミックコンデンサを示す。本
発明の実施例である積層セラミックチップコンデンサの
外観を図２（ａ）に、断面構造を同（ｂ）に示す。この
積層セラミックコンデンサは図１に示された従来の積層
セラミックコンデンサと同様に、直方体形状の本体１１
と、本体１１の上下の対向面に各々形成された端子電極
１２，１２’及び１３，１３’から構成されている。

【００２１】この本体１１は、ＢａＴｉＯ₃−Ｎｂ₂Ｏ₅
系セラミック誘電体層１４-1，１４-2・・・１４-7とこ
れらの誘電体層の間に形成されたＰｄ，Ａｇ−Ｐｄ合
金，Ｎｉ等の導電体層からなる６枚の内部電極１５-1，
１５-2，１５-3及び１６-1，１６-2，１６-3から構成さ
れている。内部電極１５-1，１５-2及び１５-3はスルー
ホール１７によって端子電極１２及び１２’に接続され
ており、内部電極６-1，６-2及び６-3はスルーホール１
７によって端子電極３に接続されている。このことによ
り内部電極１５と１６の間に形成されたコンデンサが並
列接続され、全体で１個のコンデンサが形成されてい
る。

【００２２】本願発明のセラミックチップ部品を図３に
示された混在実装方式において用いた場合の半田付け状
態を図５に示す。この図においても図３と同様にプリン
ト基板２０にセラミックチップ部品１０Ａ，１０Ｂ及び
リード付部品３１が半田付けにより取り付けられる。こ
のときに行われる半田付け方法すなわちリフロー半田付
け法及びフロー半田付け法は図３の場合と同じであるか
ら、リード付部品３１の半田付け状態は変わらない。

【００２３】しかし、本発明のセラミックチップ部品１
０Ａ，１０Ｂの電極端子１２，１２'，１３，１３'は従
来のセラミックチップ部品１Ａ，１Ｂの電極端子２，３
がセラミックチップ部品１Ａ，ＡＢの端部の全体を覆っ
ているのに対し、半田付けがなされる部分のみに形成さ
れている。そのため半田付けがなされる部分のみに半田
層３６Ａ，３６Ａ，３６Ｂ，３６Ｂが形成され、それ以
外の面に半田が付着することはない。したがって、従来
のもののように付着半田の量が多くソルダレジストを越
えて溶融半田が隣接するランドにはみ出し、半田ブリッ
ジが形成されるということがない。また、半田の消費量
も少ない。

【００２４】そして、電極端子の形成は生のセラミック
素体に印刷し、セラミックを焼成する時に同時に焼き付
けて形成することができるから、従来のもののように電
極端子を焼き付けるために焼成する工程が不要となる。
また、セラミックチップ部品の周辺部に内部電極が露出
しないように構成した場合には、端子電極にニッケルメ
ッキを施す工程において従来のもののように露出した内
部電極を介してメッキ液が部品中に侵入することによる
製品不良の発生がない。

【００２５】図６により本発明セラミックチップ部品の
製造工程についてチップコンデンサを例に挙げて説明す
る。初めに、樹脂フィルム上に（ｇ）に示すような外部
電極１２’及び１３’となる導電塗料を印刷する。その
上に、（ｆ）に示すようなスルーホール１９-3及び２０
-3が形成されるようにセラミックグリーンシート１４-3
を形成する。（ｅ）に示すように、スルーホール２０-3
に導電体１８-2となる導電ペーストを充填する。なお、
スルーホール１９-3にも導電ペーストが充填される。さ
らに、セラミックグリーンシート１４-3上に内部電極１
５-1となる導電塗料を印刷する。その上に、（ｄ）に示
すようなスルーホール１９-2及び２０-2が形成されるよ
うにセラミックグリーンシート１４-2を形成する。スル
ーホール１９-2に導電ペースト１７-1を充填するととも
に、セラミックグリーンシート１４-2上に内部電極１６
-1となる導電塗料を印刷する。（ｃ）に示すように、ス
ルーホール１９-2に導電体１７-1となる導電ペーストを
充填する。なお、スルーホール２０-2にも導電ペースト
が充填される。さらに、セラミックグリーンシート１４
-2上に内部電極１６-1となる導電塗料を印刷する。その
上に、（ｂ）に示すようなスルーホール１９-1及び２０
-1が形成されるようにセラミックグリーンシート１４-1
を形成する。スルーホール１９-1及び２０-1に導電体と
なる導電ペーストを充填するとともに、（ａ）に示すよ
うにセラミックグリーンシート１４-1上に外部電極１２
及び１３となる導電塗料を印刷する。

【００２６】積層数を多くする場合には（ｆ）〜（ｃ）
の工程を繰り返す。このように形成された生のセラミッ
クチップ部品素体は切断され乾燥された後に、焼成され
る。この焼成によりスルーホールに充填された導電ペー
ストが一体となって導電体が形成され、この導電体と内
部電極及び外部電極が電気的に接続されるとともにセラ
ミック同士が一体になる。なお、内部電極１５及び１６
の外縁部はセラミックグリーンシートの外縁部に接しな
いように構成することにより、半田付けにおける半田ブ
リッジの発生はより効果的に抑制される。また、スルー
ホールは接続の確実性および直流抵抗を小さく且つ内部
電極との重なり面積を大きくとるため短辺方向に横長に
できるだけ大きく形成する。

【００２７】以上説明した実施例においては本願発明を
チップコンデンサに適用した場合について説明した。し
かし、チップ抵抗器、チップインダクタ、チップフィル
タ等他のセラミックチップ部品においても実装時の半田
ブリッジの問題、工程数の問題、メッキ液の問題は存在
する。したがって、これらのセラミックチップ部品に対
しても本願発明が適用可能であることはいうまでもな
い。また、以上説明した実施例では内部電極を印刷法で
形成したが、この他にグリーンシートを用いることもで
きる。

【００２８】

【発明の効果】以上説明したように本願発明のセラミッ
クチップ部品は、プリント基板に半田付けする場合に半
田ブリッジが発生することがなく、製造工程数が少な
く、製品不良が発生することが少ない。この他に、次に
述べるような効果を得ることができる。積層工程でスル
ーホールを形成し、このスルーホールを用いて導電体を
形成しているため、外部電極と内部電極との間の確実な
接続が行われ、断線の危険性が小さい。ハンダの消費量
が少なく、ハンダが上まで上がる恐れがないので、たわ
み応力に耐える。外部電極はセラミック本体を焼成する
際に同時に焼成されるため、外部電極形成のためだけの
印刷−焼付工程が不要である。またＮｉメッキも不要の
ため、工程数が少ない。

【図面の簡単な説明】

【図１】従来例の積層セラミックコンデンサの外観図及
び一部破断斜視図。

【図２】本発明実施例の積層セラミックコンデンサの外
観図及び一部破断斜視図。

【図３】混在実装方式の工程図。

【図４】従来のセラミックチップ部品によって半田ブリ
ッジが形成された状態の説明図。

【図５】本発明のセラミックチップ部品によって半田ブ
リッジが形成されない状態の説明図。

【図６】本発明のセラミックチップ部品の製造方法説明
図。

【符号の説明】

１積層セラミックコンデンサ本体２，３，１２，１２'，１３，１３' 端子電極４-1，４-2，・・・４-7，１４-1，１４-2，・・・１４
-7 誘電体層５-1，５-2，５-3，６-1，６-2，６-3，１５-1，１５-
2，１５-3，１６-1，１６-2，１６-3 内部電極１７，１８導電体１９，２０スルーホール

Claims

【特許請求の範囲】

【請求項１】積層されたセラミック層の間に内部電極
が形成されたセラミックチップ部品であって、前記セラミック層にはスルーホールが形成され、前記スルーホール内に導電体が充填され、前記内部電極と前記導電体が電気的に接続され、前記外部電極は前記セラミックチップ部品が半田付けさ
れる面のみに形成され、前記導電体が前記外部電極に接続されたセラミックチッ
プ部品。
【請求項２】前記内部電極がセラミックチップ部品の
外周部に露出していない請求項１記載のセラミックチッ
プ部品。
【請求項３】前記セラミック層が誘電体であり、前記
内部電極がコンデンサ電極である請求項１又は請求項２
記載のセラミックチップ部品。
【請求項４】前記セラミック層が絶縁体であり、前記
内部電極が抵抗体である請求項１又は請求項２記載のセ
ラミックチップ部品。
【請求項５】前記セラミック層が絶縁体であり、前記
内部電極がインダクタである請求項１又は請求項２記載
のセラミックチップ部品。