JPS6343440A - 信号変換方法 - Google Patents

信号変換方法

Info

Publication number
JPS6343440A
JPS6343440A JP61187585A JP18758586A JPS6343440A JP S6343440 A JPS6343440 A JP S6343440A JP 61187585 A JP61187585 A JP 61187585A JP 18758586 A JP18758586 A JP 18758586A JP S6343440 A JPS6343440 A JP S6343440A
Authority
JP
Japan
Prior art keywords
signal
circuit
pulse
clock
polarity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61187585A
Other languages
English (en)
Inventor
Nobukazu Hosoya
細矢 信和
Nobuyuki Okano
岡野 信之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP61187585A priority Critical patent/JPS6343440A/ja
Publication of JPS6343440A publication Critical patent/JPS6343440A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Synchronisation In Digital Transmission Systems (AREA)
  • Dc Digital Transmission (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (イ)産業上の利用分野 本発明は、マンチェスタ符号化されたディジタル信号を
伝送する方式において、受信信Ji+を正確に復号でき
るようにするための信号変換方法に関する。
(ロ)従来の技術 マンチェスタ符号(あるいはパイフェース符号とも呼ば
れる)は、その符号系列自体に直流成分が無いため低域
遮断特性をもった伝送路を用いても誤りのない符号伝送
ができる等の利点を有しているため、データ伝送を中心
に広く使用されている。
第7図は、マンチェスタ符号の変換則を示したもので、
■データ系列をタロツク周波1fAfOのNRZ (n
on−return−to−zero)パルスで表わす
とき、この原データ系列の“1 ”をクロック周波数2
fOのNRZパルス110”に、マタ原データ系列の1
0″をタロツク周波数2fOのNRZパルス@01 #
に変換するものである(もちろん逆に11 ”→“01
”、′01”→110#と対応づけても同じである)。
従って、第9図(イ)に示す如きNRZ符号の信号をマ
ンチェスタ符号化すると同図(ロ)の如くなる。
第8図はマンチェスタ符号をNRZ信号に変換するため
の従来の回路構成図を示している。゛すなわち、第9図
(ロ)に示されるようなマンチェスタ符号化された入力
信号は端子c!Dに供給されるが、排他的論理和回路1
μの一方の入力端ては、そのまま供給され、他方の入力
@には抵抗(R)とコンデンサ(C)からなる遅延回路
V、3)によって僅かに遅延された入力信号が供給され
るので、排他的論理和回路1221の出力には、第9図
(ハ)に示す如き入力信号の立ち上がり及び立ち下がり
部分に対応する極めて@挾のパルスが得られる。この第
9図(ハ)の信号はリセット、リトリガ可能な単安定マ
ルチバイブレータaのトリガ入力端0)に供給され、該
マルチバイブレーク@のIQ端子からは、抵抗(RO)
(5i、IKΩ〕とコンデンサ(Co ) (1000
pF)の値から決まるパルス幅(TO=51.1μs)
を有するパルス列信号〔第9図に)〕に変換されたもの
が得られるので、IQ端子PIl:は第9図(ホ)の如
きパルス列信号が得られる。そして、所かるパルス列信
号をD−FF(D−フリップフロップ)因のタロツク入
力に供給するとともに、D入力にマンチェスタ符号化さ
れた入力信号〔第9図(ロ)〕を供給すれば、前記D−
FFllaのQ出力には第9図(へ)の叩き信号が得ら
れるので、これをインバータので反転してやれば、端子
のには第9図(ト)の如く糸信号と同一のNRZ信号が
得られる。
ところで、上記のようなマンチェスタ符号復号回路では
、復号用のタロツク信号を、必要としないという利点は
あるが単安定マルチバイブレータ(財)に使用する抵抗
(RO)の値に厳しい精度(1%)が要求され、特に周
辺温度による抵抗値の変化を十分に管理する必要がある
。すなわち、例え定 ハ単安えマルチバイブレータ例の時定数が71.4μs
より大きくなると入力@号をラッチするパルス列信号(
第9図(ホ))が得られなくなり、このため復号が不可
能になるという下意が生じる。
尚、特開昭60−145745号公報江は、マンチェス
タ符号化された信号をNRZ信号に変換する他の従来回
路が記載されている。
(ハ)発明が解決しようとする間粗点 本発明は、上記欠点に鑑み為されたものであり、湿度特
性に影響されず、確実にマンチェスタ符号7kNRZ符
号の信号に変換できるようにした信号変換方法を提案し
ようとするものである。
に)間甑点を解決するための手段 本発明は、調歩式伝送によって伝送されてくるマンチェ
スタ符号化されたNRZ符号のデータ信号′f:原偏号
に変換するべく、送信側において所定ピット数同一の2
値信号が連続する極性11別データを、上記データ信号
に対し先行する位置に挿入して伝送し、受信側において
前記極性判別信号に基づいて上記データ信号の極性を判
別し、この極性判別によりマンチェスタ符号をNRZ符
号の信号に変換するためのタロツクパルスの極性全選択
するようにした信号変換方法である。
(ホ)作 用 上記のようにすれば、調歩式伝送によって伝送されてく
るマンチェスタ符号化されたNRZ符号のデータ信号の
極性が反転していても、その、極性反転し九データ信号
に対し、変換用クロックパルスの極性が適切に選択され
る。
(へ)実施例 以下、本発明の一実施例を第1図乃至第6図を参照しつ
つ説明する。
第5図(イ)は、本発明の対象となる調歩式伝送データ
における、NRZ′R@の送信信号の形急を示しており
、この信号はスタートビット(SBI)10”と、8ビ
ツトから成るデータビット(DB)と、奇数パリティビ
ット″1”と、ストップビット″″1 #とから構成さ
れる。このような信号の゛フォーマットでは、この信号
が非反転で伝送されてくるとすると、奇数パリティであ
るから、データピント(DB)が全て10#であるとし
ても、第5図(ロ)の如くスタートビット(SBI)を
含めて“0″が10ビット以上連続して送られることは
ない。
そこで1本発明では、データビット(SB1)を16進
攻の@FF”、すなわち、データビットの全てのビット
を”1″とした第5図(ハ)の如き極性判別信号を第6
図の如く前記第5図(イ)の如きデータ信号よりも先行
する位置、及び又は次々と調歩式伝送される前記データ
信号間にランダムな周期(固定の周期でもよい)で伝送
するようにしている。尚、77.6図において鉛線を施
した部分は極性FJ別倍信号示し、施していない部分は
データ信号を示す。そして、伝送系において1g号が反
転するような事態が生じると、上記極性判別信号も第5
図に)の如く反転するので、パリティピッ)(PB)及
びストップビット(SB2)を含めて10″が10ビツ
ト連続するので、これを検出して入力値8または再生用
クロックパルδの位(目が反転していると判別し、再生
用クロックパルスの位相を適切に選択するようにしたも
のである。
次に、マンチェスタ符号化された上記入力信号をNRZ
符号の信号に変換するために構成された本発明で使用さ
れる復号回路について第1図乃至第4図を参照しつつ説
明する。
第1図は本発明で使用されるマンチェスタ符号復号化回
路を示しており、(1)はマンチェスタ符号化された入
力信号が供給される入力端子、(2)は前記入力信号を
僅かに遅延するため抵抗(lり)とコンデンサ(C)か
らなる遅延回路、(3)は前記入力13号と遅延回路(
2)で遅延された信号の排他的論理和をとる第1排他的
論理和回路(%1EX−OR回路)、14)はタロツク
信号入力端子、15+は前記第1EX−OR回路(3)
から出力される極めてIlfiMのパルスによってリセ
ットがかけられながら(同期がとられながら)、端子1
4)から供給される224KHzのクロック信号を百分
周して、端子(Q)から24KHzのタロツクパルスを
出力する第1カクンタ回路、(6)は前記タロツクパル
スをΣ分周する第1Dフリツプフロツプ回路(第1D−
FF回路)、17)はり11記クロツクパルスを反転す
るインバータ、(8)は前記第1D−FF回路(6)の
Q出力と、前記インバータイア)から出力されるタロツ
クパルスとの位相合せを行なう第2Dフリツプフロツプ
回路(第2O−FF回路)、(9)は第2排他的論理和
回路(第2EX−OR回路)、IIGは第6排他的論理
和回路(第3EX−OR回路)、αυは第2カクンタ回
路、(13はAND回路%(13は第6D−フリップフ
ロップ回路(第3D−FF回路)、(1句は第4D−フ
リップフロップ回路(第4D−FF回路)であって、前
記第3EX−OR回路11■、第2カクンタ回路uυ、
AND回路回路第1第3DF回路u3及び%4D−FF
回路(1ωによって、マンチェスタ符号化された入力信
号を再生するためのタロツク極性判別制御手段を構成す
る。
第2図(イ)に示すNRZ符号をマンチェスタ符号化す
ると同図(ロ)の如き信号になるが、この信号はそのま
ま第1EX−OR回路(3)の一方の入力端に加えられ
るとともに、遅延回路(2)によって僅かく遅延されて
前記第1EX−OR回路(3)の他方の入力端に加えら
れるので、第1EX−OR回路(3)の出力は第2図C
→に示す如く、信号(ロ)の立ち上がり及び立ち下がり
部分に相当するヒゲと呼ばれる極めて幅狭のパルスとな
り、このパルス(ハ)は第1カクンタ回路I5)のリセ
ット端子(2)に供給される。
前記第1カクンタ回路(5)は、タロツク端子(CK)
に供給される224KHzのクロック信号を、前記パル
スtiによって同期をとりながら上分周したクロックパ
ルス〔第2図に)〕を端子(0より出力する。前記クロ
ックパルスに)は第1D−FF回路(6)によってΣ分
周されて、そのQ端子からは第2れる。
第2図(ト)の如きタロツクt−(ルス(ト)が得られ
る。
従って、前記クロックパルス())t[2Ex−。
R回路(9)の一方の入力端に供給し、該第2EX−O
R回路19+の他方の入力端に入力(R号(ロンを供給
すれば第2EX−OR回路(9)の出力として、第2図
し)の如<NRZ符号の信号に復号された原(H号が得
られる。
ところで、上記入力信号(O)と、そnを再生するため
のタロツクパルス(ト)の位相とは、必ずしも合致しな
い。すなわち、上記入力信号(ロ)が伝送途中ておいて
第2図(ロ))の叩く、1800位相反転した場合、こ
の入力信号(司とタロツクパルス(ト)との排他的論理
和をとると、第2図C)の如くデータがすペて誤りとな
るという欠点が生じる。
そこで、本発明では第1図に示す如く、第3EX−OR
回1611Qlの一方の入力端にタロツクパルス(ト)
を供給し、他方の入力mKは入力信号の極性に応じて゛
ハイレベル″又は”ローレベル”の信号を印加し、この
第3EX−OR回路11(1の出力を第2EX−OR回
路(9)の一方の入力端に供給し、第2EX−OR回路
(9)の他方の入力端に入力信号を供給するようにして
いる。
そして、第2EX−OR1al路(9)ノ一方の入力端
に供給される入力信号が第2図(ロ)のような場合、第
ろEX−OR回路tlo)の他方の入力端に供給される
別(#信号は第2図伊)の如くなるので挾%3EX−O
R回路(」■から出力されるタロツクパルスは第2図(
1乃の如くなり、第2EX−OR回路(9)から出力さ
れる信号は第2図(ロ)の如さNRZ符号の原信号が得
られる。
また、第2EX−OR回路(9)の一方の入力端に供給
される入力信号が第2図(ロ))の如く位相反転した場
合、第りEX−OR回路(l■の他方の入力端に供給さ
れる制御信号は弔2図ヂ)の娼くなるので、第3EX−
OR回AIIDIから出力されるタロツクパルスは第2
図(す)の如く同図(i刀に対して逆極性となり、これ
によって、第2EX−OR回路(9)から出力される信
号は、上記の場合と同様に第2図((1)のが出力端子
(19に出力される。
次に、上述の如く、入力は号の極性に合わせて、再生用
クロック信号の極性が適正に通訳される前作について、
第3図及び第4図を参照しつつ説明する。
すなわち、本発明では伝送データ間にランダムな周期成
は固定の周期成は単発で、データ信号に対し先行する位
1所に、第5図(うで示す叩くデータビット(DB)を
“FF”とした極性’PIJ別イa号を送っている。こ
の極性判別信号が非反転で送られてくるとすると、第1
図の回路は第6図のタイミングチャートで示す如< e
J作する。すなわち、祈る回路のIIIJ作電源全電源
した時点でrよ第3O−FF回回路のQ出力は第3図チ
)〔ローレベル〕或は同図(ツ〔ハイレベル〕のいずれ
かの状態をとり得るが、例えば第3図(イ)の如くロー
レベルになっていたとすると、タロツクパルス(ト)は
第6図(1刀の如くそのまま第3EX−OR回路QGか
ら出力され、このタロツクパルスにのは第6図(ロ)の
信号との排他的論理和が第2EX−OR回1! (91
でとられ、第6図(→の如き信号を出力するので、第4
D−FF回路1141のQ出力は第3図(ヲ)の如くな
る。この第4D−FF回路圓のQ出力は!J2カクンタ
回路+11)のクリア端子(CLR)に供給される。こ
の第2カクンタ回路(11)はO〜15までの数のパル
スをカウントするパイナリカクンタであって、クリア端
子(CLR)がハイレベルになるとタロツク端子に供給
するパルス飲をカウントする前作を開始し、タロツク端
子に連続してパルスが10個入力されると、端子(QB
)と端子(QD )の出力が“H″となり、このときA
ND回路Uは“H#の信号を第3因(ヲ)の!旧<なっ
ていると、第2カクンタ回路(111はタロツクパルス
(ホ)を10個までカウントすることはないので、第3
D−FF回路(13のQ出力はローレベルの状菩のまま
となり、第3図(す)の如き正常なりロックパルス(!
刀が第2EX−OR回路(9)のQ出力が@6図チ)の
叩く・・イレベルになっていた場合、第3EX−OR回
路+1(11から出力されるタロツクパルスは第6図(
す)の叩く、第3図(IJ)のクロックパルスに対し位
相反転したものとなり、このタロツクパルス(す)は第
6ド[仲)の入力信号との排他のδ出力は第3図(ヲj
の即くなる。この(ヲtなる信号のハイレベル期1!]
(TI)はNRZ信号の10ピット分に相当するもので
あるから、この期間第2カクンタ回路10)はカクント
初作を行ない、クロツクバルス(ホ)を10個数えた時
点で第2カクンタ回路αυの端子(QB)と端子(QD
>irmに・・イに第3図(イ)の如くローレベルにな
り、正常なタロツクパルス(す)が選択されて第3EX
−OR回路(10)に入力される。
次に、伝送されてくる入力信号が位相反転して(ト)の
如くローレベルとなっていて、第!IEX−OR回路u
Oかも出力されるタロツクパルスが、第4図(す)の如
く非反転の入力信号受信時と同位相のタロツクパルス(
す)が選択されていたとすると、このクロクバルス(す
)によってNRZ符号に復号されたデータ信号は全て誤
りデータとなるが、前記クロックパルス(IJ)と入力
信!(ロ)の排他的論理和を第2EX−OR回路(9)
テとると、その出力は第4図に1.)の如くなり、第4
D−FF回路圓のQ出力は第4図(ヲ)の如くなる。こ
の(ヲ)なる信号、のハイレベル期間(T2)はNRZ
信号〔第4図(イ)〕の’O’10ピット分に相当する
ものであるから、このハイレベル期間第2カクンタ回路
(1υはカクントζ)作を行ない、クロックパルス(ホ
)を10個数えた時点で第2カクンタ回1j%uLlの
端子(QB)と端子(QD出力が反転して第4図−の如
くハイレベルになり、正常な復号が行なえるタロツクパ
ルス(す)が第6EX−OR回路朋に入力される。尚、
上記説明以外における復号回路の前作についても、第2
図乃至第4図のタイミングチャートから容易に理解でき
るので、その説明は省略する。
(ト)発明の詳細 な説明した通り本発明に依れば、単安定マルチパイブレ
ークを使用しないのでマンチェスタ符号をNRZ符号の
信号に変換する復号回路が、温度変化による影響を受け
ない。また、伝送されてくるデータ信号の極性が反転し
ても、符号変換用のタロツクパルスの極性がそれに合せ
て選択されるので、正確にデータ信号を原信号に変換す
ることができるという効果がある。
【図面の簡単な説明】
第1図は本発明で使用される復号回路の一例を示す図、
第2図、第5図及び第4図は第1図の回路動作を説明す
るためのタイミングチャートを示す図、第5図及び第6
図は本発明における信号の形態の一例を示す図、第7図
はマンチェスタ符号の変換則を示す図、第8図は従来の
復号化回路を示す図、第9図はその動作説明のためのタ
イミングチャートを示す図である。 (11・・・入力端子、(2)・・・遅延回路、(3)
・・・第1排他的論理和回路、(4)・・・タロツク入
力端子、(5)・・・第1カクンタ回路、(6)・・・
Σ分周器として機能する第1Dフリツプフロツプ回路、
(7)・・・インバータDoLf81・・・@2D2D
フリツプフロツプ、(9)・・・第2排他的論理和回路
、fil・・・第6排他的論理和回路、ttn・・・第
2カクンタ回路、□□□・・・AND回路、(13・・
・第1Dフリツプフロツプ回路、1141・・・第40
7リンプ70ツブ回路、四・・・出力端子。 ■      ロ       −11÷6     
  ど       工区 D W                      −−
−区 Φ 味

Claims (1)

    【特許請求の範囲】
  1. (1)調歩式伝送によつて伝送されてくるマンチエスタ
    符号化されたNRZ符号のデータ信号を原信号に変換す
    るための方法であつて、送信側において所定ビット数同
    一の2値信号が連続する極性判別データを、上記データ
    信号に対し先行する位置に挿入して伝送し、受信側にお
    いて前記極性判別信号に基づいて上記データ信号の極性
    を判別し、この極性判別によりマンチエスタ符号をNR
    Z符号の信号に変換するためのクロックパルスの極性を
    選択するようにした信号変換方法。
JP61187585A 1986-08-09 1986-08-09 信号変換方法 Pending JPS6343440A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61187585A JPS6343440A (ja) 1986-08-09 1986-08-09 信号変換方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61187585A JPS6343440A (ja) 1986-08-09 1986-08-09 信号変換方法

Publications (1)

Publication Number Publication Date
JPS6343440A true JPS6343440A (ja) 1988-02-24

Family

ID=16208681

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61187585A Pending JPS6343440A (ja) 1986-08-09 1986-08-09 信号変換方法

Country Status (1)

Country Link
JP (1) JPS6343440A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03116432U (ja) * 1990-03-12 1991-12-03

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03116432U (ja) * 1990-03-12 1991-12-03

Similar Documents

Publication Publication Date Title
US4308500A (en) Incremental encoder for measuring positions of objects such as rotating shafts
JPS60227541A (ja) ディジタルpll回路
EP0773653A2 (en) Method and apparatus for decoding Manchester-encoded data
JPH057908B2 (ja)
USRE31311E (en) DC Free encoding for data transmission system
US3602828A (en) Self-clocking detection system
US3652943A (en) Apparatus including delay means for detecting the absence of information in a stream of bits
US4786823A (en) Noise pulse suppressing circuit in digital system
US4876697A (en) Three-part decoder circuit
EP0158219A1 (en) Sync responsive clock generator for digital demodulators
US4439729A (en) Evaluation circuit for a digital tachometer
US4503472A (en) Bipolar time modulated encoder/decoder system
JPS6343440A (ja) 信号変換方法
US4888791A (en) Clock decoder and data bit transition detector for fiber optic work station
US4468791A (en) Method and facility for decoding a biphase-code and application of the method
US4599735A (en) Timing recovery circuit for synchronous data transmission using combination of L Bi phase and modified biphase codes
US5488628A (en) Method and apparatus for transition encoding a logic signal
JPH01151082A (ja) Pdm信号デコード回路
JPH0644756B2 (ja) 同期クロツク発生回路
JPH10135838A (ja) Cmi/nrz変換回路
JPS5842668B2 (ja) パルスデンソウホウシキ
JPS60257616A (ja) パルス発生回路
JPH0323714Y2 (ja)
JPH01113670A (ja) 回転検出器
JPS59230354A (ja) パルス発生回路