JPS6344302B2 - - Google Patents
Info
- Publication number
- JPS6344302B2 JPS6344302B2 JP56141101A JP14110181A JPS6344302B2 JP S6344302 B2 JPS6344302 B2 JP S6344302B2 JP 56141101 A JP56141101 A JP 56141101A JP 14110181 A JP14110181 A JP 14110181A JP S6344302 B2 JPS6344302 B2 JP S6344302B2
- Authority
- JP
- Japan
- Prior art keywords
- lead
- metal plate
- insulating plate
- solder
- plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/01—Manufacture or treatment
- H10W70/02—Manufacture or treatment of conductive package substrates serving as an interconnection, e.g. of metal plates
- H10W70/023—Connecting or disconnecting interconnections thereto or therefrom, e.g. connecting bond wires or bumps
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
【発明の詳細な説明】
本発明は絶縁型半導体装置に係り、特に混成集
積回路装置に関する。
積回路装置に関する。
例えば混成集積回路装置、あるいは半導体モジ
ユール装置（以下混成ICと一括して呼ぶ）では、
絶縁板上に半導体素子を含む複数の回路素子が搭
載され、回路素子間に所定の配線が施される。そ
のために、回路素子相互間を導電的に連絡するリ
ードが用いられる。リードとしては、比較的小電
流を扱うものでは細線を用いこれをワイヤーボン
デイング法等の手段によつて容易に接続し得る
が、比較的大電流を扱うものでは、ロツド状の金
属部材等が必要となる。後者の場合、リードと他
の金属部材、例えば金属板との接続はろう付けに
より達成される場合が多い。
ユール装置（以下混成ICと一括して呼ぶ）では、
絶縁板上に半導体素子を含む複数の回路素子が搭
載され、回路素子間に所定の配線が施される。そ
のために、回路素子相互間を導電的に連絡するリ
ードが用いられる。リードとしては、比較的小電
流を扱うものでは細線を用いこれをワイヤーボン
デイング法等の手段によつて容易に接続し得る
が、比較的大電流を扱うものでは、ロツド状の金
属部材等が必要となる。後者の場合、リードと他
の金属部材、例えば金属板との接続はろう付けに
より達成される場合が多い。
その場合の問題点を、金属板とリードとの接着
を例にとつて説明する。この場合の金属板は例え
ば、絶縁板上に載置されその上に半導体素子等の
回路素子が導電的に載置接着されるべき素子載置
板である。
を例にとつて説明する。この場合の金属板は例え
ば、絶縁板上に載置されその上に半導体素子等の
回路素子が導電的に載置接着されるべき素子載置
板である。
問題点の第１は、金属板上でのリードの接着位
置が規定しにくいという点である。特に、混成
ICの集積度を向上させかつ混成ICを小型にする
ために、複数の絶縁板を互いに離間して積層さ
せ、それぞれの絶縁板上に所定の回路素子を搭載
させた構造とする場合に重要である。すなわち上
下の絶縁板間をリードで導電的に連絡する必要が
あるのであるが、そのときに上下の絶縁板でのリ
ードの接着位置精度が要求される。平面状の一点
にリードを精度よく接着することは困難を伴う。
置が規定しにくいという点である。特に、混成
ICの集積度を向上させかつ混成ICを小型にする
ために、複数の絶縁板を互いに離間して積層さ
せ、それぞれの絶縁板上に所定の回路素子を搭載
させた構造とする場合に重要である。すなわち上
下の絶縁板間をリードで導電的に連絡する必要が
あるのであるが、そのときに上下の絶縁板でのリ
ードの接着位置精度が要求される。平面状の一点
にリードを精度よく接着することは困難を伴う。
第２に、仮に接着位置の精度を問題としない場
合でも、リードと金属板との接着が必ずしも良好
にはならないという問題があつた。すなわち、リ
ードは金属板の主表面に突き合わされた状態でろ
う付けされるため、ろう付け部が極く狭い部分に
限定される。その結果、ろう付け部に汚れや異物
の存在等の異状があると直ちにろう付けの不良を
招く。また、同様の接着部が多数ある場合、それ
らの間でろう付け性のばらつきが生じ、混成IC
の信頼性が低下するという恐れもあつた。
合でも、リードと金属板との接着が必ずしも良好
にはならないという問題があつた。すなわち、リ
ードは金属板の主表面に突き合わされた状態でろ
う付けされるため、ろう付け部が極く狭い部分に
限定される。その結果、ろう付け部に汚れや異物
の存在等の異状があると直ちにろう付けの不良を
招く。また、同様の接着部が多数ある場合、それ
らの間でろう付け性のばらつきが生じ、混成IC
の信頼性が低下するという恐れもあつた。
本発明の目的は上述した問題点を解決し、生産
性、信頼性の高い半導体装置を提供することにあ
る。
性、信頼性の高い半導体装置を提供することにあ
る。
本発明の特徴は、板あるいは箔状の金属部材
（以下金属板に代表させる）の主表面の所定部に
最大深さが金属板の厚さに等しくなるような凹部
を設け、この凹部にリードの一端をそう入した状
態で、リードの一端と金属板とがろう付けされた
構造を有する点にある。
（以下金属板に代表させる）の主表面の所定部に
最大深さが金属板の厚さに等しくなるような凹部
を設け、この凹部にリードの一端をそう入した状
態で、リードの一端と金属板とがろう付けされた
構造を有する点にある。
本発明によれば、凹部の存在によつてリードを
接着すべき部分が明確となる。また、凹部の内壁
と凹部にそう入されたリード間にろう材が満たさ
れるので、接着不良あるいは接着部のばらつきが
小さくなる。
接着すべき部分が明確となる。また、凹部の内壁
と凹部にそう入されたリード間にろう材が満たさ
れるので、接着不良あるいは接着部のばらつきが
小さくなる。
以下本発明を実施例に基づいて説明する。
第１図に本発明の一実施例の混成ICの断面を
示す。この混成ICは、金属支持板１上にセラミ
ツクス（本実施例ではアルミナ）の第１の絶縁板
２が接着され、第１の絶縁板２上に所定のパター
ンの金属板１１が接着され、金属板１１上には半
導体素子３が接着されている。図面では半導体素
子は１つだけ示されているが、一般には複数の半
導体素子が搭載される。
示す。この混成ICは、金属支持板１上にセラミ
ツクス（本実施例ではアルミナ）の第１の絶縁板
２が接着され、第１の絶縁板２上に所定のパター
ンの金属板１１が接着され、金属板１１上には半
導体素子３が接着されている。図面では半導体素
子は１つだけ示されているが、一般には複数の半
導体素子が搭載される。
第１の絶縁板２の上方には、第２の絶縁板６が
ケース５に支えられて配置されている。第２の絶
縁板６上には所定の形状で配線膜９が形成されて
いる。第１および第２の絶縁板間には、金属板１
１と配線膜９間所定部を電気的に連絡するための
リード１０が配置されている。また、配線膜９に
は、混成ICの外部端子８となる引出リードが取
付けられている。第１および第２の絶縁板および
それらの上に載置された部材は、安定化の目的で
それぞれレジン４および７によつて被覆されてい
る。
ケース５に支えられて配置されている。第２の絶
縁板６上には所定の形状で配線膜９が形成されて
いる。第１および第２の絶縁板間には、金属板１
１と配線膜９間所定部を電気的に連絡するための
リード１０が配置されている。また、配線膜９に
は、混成ICの外部端子８となる引出リードが取
付けられている。第１および第２の絶縁板および
それらの上に載置された部材は、安定化の目的で
それぞれレジン４および７によつて被覆されてい
る。
本実施例の混成ICで特徴的な点は、上述のセ
ラミツク製の第１の絶縁板上で主配線を行ないな
がらも、予め位置が決められた外部端子８の位置
に配線を引き回す為に第２の絶縁板６を設置して
第１の絶縁板上での配線を補なつている点にあ
る。この第２の絶縁板は一般的には後工程で被覆
されるレジン７による外部端子８の補強および混
成ICの耐湿性確保の為のレジンキユア温度に耐
え得るべく、温度耐量の大きいガラスエポキシ材
が使用されている。
ラミツク製の第１の絶縁板上で主配線を行ないな
がらも、予め位置が決められた外部端子８の位置
に配線を引き回す為に第２の絶縁板６を設置して
第１の絶縁板上での配線を補なつている点にあ
る。この第２の絶縁板は一般的には後工程で被覆
されるレジン７による外部端子８の補強および混
成ICの耐湿性確保の為のレジンキユア温度に耐
え得るべく、温度耐量の大きいガラスエポキシ材
が使用されている。
第２図に第１の絶縁板２上に形成される金属板
１１のパターンの一例を示す。第１の絶縁板とし
ては一般に湿式ハイブリツド基板と呼ばれる、モ
リブデンまたはタングステンによつてメタライズ
された上にニツケルメツキが施されたアルミナ基
板を用いている。このモリブデン又はタングステ
ンによるメタライズ部分は第２図に示すと同様の
パターンを有し、この上に金属パターンを精度良
く接着せしめる事により、大電流の通電が可能と
なる。
１１のパターンの一例を示す。第１の絶縁板とし
ては一般に湿式ハイブリツド基板と呼ばれる、モ
リブデンまたはタングステンによつてメタライズ
された上にニツケルメツキが施されたアルミナ基
板を用いている。このモリブデン又はタングステ
ンによるメタライズ部分は第２図に示すと同様の
パターンを有し、この上に金属パターンを精度良
く接着せしめる事により、大電流の通電が可能と
なる。
本実施例の特徴は、上述の金属板１１のリード
１０取付け部に貫通孔１３が設けられている点に
ある。絶縁板２から金属板１１へ至る部分の、貫
通孔１３の位置での断面を第３図に示す。これは
第２図のAA′断面である。第３図の積層構造は下
部より第１の絶縁板２、タングステン（またはモ
リブデン）メタライズ層１７、半田層１６、金属
板１１となる。金属板は一般に銅箔が使用され、
その厚みは電流容量にも衣存するが0.1mm〜0.5mm
程度である為、第２図のパターンはエツチング法
で形成する事が出来る。
１０取付け部に貫通孔１３が設けられている点に
ある。絶縁板２から金属板１１へ至る部分の、貫
通孔１３の位置での断面を第３図に示す。これは
第２図のAA′断面である。第３図の積層構造は下
部より第１の絶縁板２、タングステン（またはモ
リブデン）メタライズ層１７、半田層１６、金属
板１１となる。金属板は一般に銅箔が使用され、
その厚みは電流容量にも衣存するが0.1mm〜0.5mm
程度である為、第２図のパターンはエツチング法
で形成する事が出来る。
本発明に係る部分について説明する。第４図に
本発明の実施するための一方法を示し、第５図に
その結果を示す。なお、第４図以下では図面の簡
単化のため、メタライズ層１７および半田層１６
は図示されていない。第４図において、金属板１
１の貫通孔１３（一方の開口は絶縁板２によりふ
さがれているので、実質的には凹部となる。）に
半田箔片１４を置き、治具１５をセツトする。治
具１５は絶縁板２、金属板１１と係合する部分１
５１およびリード１０を半田箔片１４の位置に案
内するための穴１５２を有する。図面では、穴１
５２は１つだけ示されているが、一般に所定数の
同様の穴が設けられている。穴１５２に端部に円
板状部１０１を有するリード１０をそう入し、リ
ード１０の円板状部１０１が半田箔片１４上に載
置された状態でこれらを炉内に通し、リード１０
と金属板１１とを半田付けする。
本発明の実施するための一方法を示し、第５図に
その結果を示す。なお、第４図以下では図面の簡
単化のため、メタライズ層１７および半田層１６
は図示されていない。第４図において、金属板１
１の貫通孔１３（一方の開口は絶縁板２によりふ
さがれているので、実質的には凹部となる。）に
半田箔片１４を置き、治具１５をセツトする。治
具１５は絶縁板２、金属板１１と係合する部分１
５１およびリード１０を半田箔片１４の位置に案
内するための穴１５２を有する。図面では、穴１
５２は１つだけ示されているが、一般に所定数の
同様の穴が設けられている。穴１５２に端部に円
板状部１０１を有するリード１０をそう入し、リ
ード１０の円板状部１０１が半田箔片１４上に載
置された状態でこれらを炉内に通し、リード１０
と金属板１１とを半田付けする。
半田付け後の接着部の断面が第５図に示されて
いる。本実施例の如く、金属板１１に開けられた
貫通孔１３の大きさとその内部にそう入されるリ
ード１０の端部の大きさとを適切に選び、接着に
用いる半田箔片１４の体積を適切に選ぶことによ
つて、接着後の半田１４１は貫通孔１３の内面お
よびリード１０の端部に良好な広がりを示し、強
固かつ均一な接着が達成される。なお、本実施例
ではリード１０は銅、半田１４１は鉛―錫系半田
が選ばれたが、これらの材質の選択は自由であ
る。
いる。本実施例の如く、金属板１１に開けられた
貫通孔１３の大きさとその内部にそう入されるリ
ード１０の端部の大きさとを適切に選び、接着に
用いる半田箔片１４の体積を適切に選ぶことによ
つて、接着後の半田１４１は貫通孔１３の内面お
よびリード１０の端部に良好な広がりを示し、強
固かつ均一な接着が達成される。なお、本実施例
ではリード１０は銅、半田１４１は鉛―錫系半田
が選ばれたが、これらの材質の選択は自由であ
る。
第６図，第７図に本発明の他の実施例を示す。
本実施例では、リード１０として端部形状が特に
加工されていない丸棒状のものが使用された。ま
た、半田箔片のかわりに、球状の半田部材（ボー
ル半田）１４３が使用された。本実施例での接着
後の断面が第７図に示されている。本実施例で
も、貫通孔１３の大きさとリード１０の大きさが
適切に選ばれているので、溶融半田は両者間のす
きまを表面張力によつて良好に広がり、両者を強
固かつ均一に接着している。
本実施例では、リード１０として端部形状が特に
加工されていない丸棒状のものが使用された。ま
た、半田箔片のかわりに、球状の半田部材（ボー
ル半田）１４３が使用された。本実施例での接着
後の断面が第７図に示されている。本実施例で
も、貫通孔１３の大きさとリード１０の大きさが
適切に選ばれているので、溶融半田は両者間のす
きまを表面張力によつて良好に広がり、両者を強
固かつ均一に接着している。
本実施例では棒状リードを使用しているので、
円板状部（ヘツダー）付リードを使用した場合に
比べてコスト面で有利なだけでなく、治具１５の
リード差し込み用の穴１５２を小さくする事が出
来、リード１０の上部での位置決めが正確となり
リード１０上部に第１図に示した配線用の第２の
絶縁板６を挿入する場合の作業性の点で有利であ
る。さらに、第６図のボール半田に示す様に、個
個の半田付部の形状に合わせた半田箔片を用意す
る必要が無く、ボール半田の体積のみを規格化す
れば足りる。したがつて、この点でもコスト面、
作業性の面で有利となる。
円板状部（ヘツダー）付リードを使用した場合に
比べてコスト面で有利なだけでなく、治具１５の
リード差し込み用の穴１５２を小さくする事が出
来、リード１０の上部での位置決めが正確となり
リード１０上部に第１図に示した配線用の第２の
絶縁板６を挿入する場合の作業性の点で有利であ
る。さらに、第６図のボール半田に示す様に、個
個の半田付部の形状に合わせた半田箔片を用意す
る必要が無く、ボール半田の体積のみを規格化す
れば足りる。したがつて、この点でもコスト面、
作業性の面で有利となる。
次に、本発明の効果を比較例との比較において
説明する。第８図，第９図に本発明に係る凹部が
形成されていない金属板１１にリード１０を接着
するときの方法（第８図）および接着部の断面
（第９図）を示す。比較例においては、治具１５
は半田箔片１４を係止する窪み１５３を追加的に
有する。まず、治具１５をその上下方向を図示と
逆転した状態で、窪み１５３に半田箔片１４を供
給し、更に絶縁板２と金属板１１の一体化物をセ
ツトする。この状態で上下方向を図示のように戻
し、治具の穴１５２からリード１０をそう入し、
高温炉を通してリード１０と金属板１１とを接着
する。
説明する。第８図，第９図に本発明に係る凹部が
形成されていない金属板１１にリード１０を接着
するときの方法（第８図）および接着部の断面
（第９図）を示す。比較例においては、治具１５
は半田箔片１４を係止する窪み１５３を追加的に
有する。まず、治具１５をその上下方向を図示と
逆転した状態で、窪み１５３に半田箔片１４を供
給し、更に絶縁板２と金属板１１の一体化物をセ
ツトする。この状態で上下方向を図示のように戻
し、治具の穴１５２からリード１０をそう入し、
高温炉を通してリード１０と金属板１１とを接着
する。
比較例によれば、治具１５として複雑な加工を
施したものが必要となる。また、治具１５に半田
箔片、絶縁板と一体化された金属板、リードをセ
ツトする操作が複雑化しリード１０の位置決め精
度および作業性が悪くなる。更に、この方法では
第６図，第７図に示した様な接着をすることは困
難である。本発明によれば、上述の難点のすべて
が解決されている。
施したものが必要となる。また、治具１５に半田
箔片、絶縁板と一体化された金属板、リードをセ
ツトする操作が複雑化しリード１０の位置決め精
度および作業性が悪くなる。更に、この方法では
第６図，第７図に示した様な接着をすることは困
難である。本発明によれば、上述の難点のすべて
が解決されている。
比較例での接着部の断面が第９図に示されてい
る。比較例での接着では、リード１０の端面と金
属板１１の表面とが突き合せ接着されるものであ
るので、両者の表面状態のばらつきにより接着部
の状態がばらつき易い。例えばある部分では第９
図ａに示すように半田１４１の広がりが良好にな
るが、他の部分では同図ｂのように半田の広がり
が限定される場合がある。このようなばらつき
は、リード１０が比較的大電流を通電するもので
ある場合特に、混成ICの電気特性を悪化させ、
信頼性を低くする。本発明によれば、このような
接着部のばらつきは少ない。
る。比較例での接着では、リード１０の端面と金
属板１１の表面とが突き合せ接着されるものであ
るので、両者の表面状態のばらつきにより接着部
の状態がばらつき易い。例えばある部分では第９
図ａに示すように半田１４１の広がりが良好にな
るが、他の部分では同図ｂのように半田の広がり
が限定される場合がある。このようなばらつき
は、リード１０が比較的大電流を通電するもので
ある場合特に、混成ICの電気特性を悪化させ、
信頼性を低くする。本発明によれば、このような
接着部のばらつきは少ない。
以下、本発明を特定の混成ICを例にとつて説
明したが、本発明はそれに限定されず半導体装置
の分野全体に広く応用できるものである。また、
金属板１１に設けられた凹部は必ずしも金属板１
１を貫通するものでなくとも良い。
明したが、本発明はそれに限定されず半導体装置
の分野全体に広く応用できるものである。また、
金属板１１に設けられた凹部は必ずしも金属板１
１を貫通するものでなくとも良い。
以上のように、本発明によれば、リードと金属
板との接着性が改善され、生産性、信頼性の高い
半導体装置を得るのに効果がある。
板との接着性が改善され、生産性、信頼性の高い
半導体装置を得るのに効果がある。
第１図ないし第７図は本発明の実施例を説明す
るための図、第８図および第９図は本発明の比較
例を説明するための図である。 ２，６……絶縁板、３……半導体素子、４，７
……レジン、８……外部端子、１０……リード、
１１……金属板、１３……貫通孔、１４……半田
箔片、１５……治具。
るための図、第８図および第９図は本発明の比較
例を説明するための図である。 ２，６……絶縁板、３……半導体素子、４，７
……レジン、８……外部端子、１０……リード、
１１……金属板、１３……貫通孔、１４……半田
箔片、１５……治具。
Claims (1)
- １ 絶縁板と、一対の主表面を有しその一方の主
表面側が上記絶縁板上に接着され、その所定部に
一対の主表面間を貫通する貫通孔が形成された導
電部材と、上記導電部材と電気的に接続された半
導体素子と、上記導電部材の上記貫通孔に一端が
挿入された状態で上記導電部材にろう付けされた
リード線とを有し、上記導電部材の上記貫通孔の
一方の主表面側の開口部が上記絶縁板で塞がれて
いることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56141101A JPS5843550A (ja) | 1981-09-09 | 1981-09-09 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56141101A JPS5843550A (ja) | 1981-09-09 | 1981-09-09 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5843550A JPS5843550A (ja) | 1983-03-14 |
| JPS6344302B2 true JPS6344302B2 (ja) | 1988-09-05 |
Family
ID=15284206
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56141101A Granted JPS5843550A (ja) | 1981-09-09 | 1981-09-09 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5843550A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63280122A (ja) * | 1987-05-13 | 1988-11-17 | Yoshida Tekkosho:Kk | コンクリ−ト，モルタル面補修工法 |
-
1981
- 1981-09-09 JP JP56141101A patent/JPS5843550A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5843550A (ja) | 1983-03-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4763409A (en) | Method of manufacturing semiconductor device | |
| US6344683B1 (en) | Stacked semiconductor package with flexible tape | |
| US6274803B1 (en) | Thermoelectric module with improved heat-transfer efficiency and method of manufacturing the same | |
| EP1005086B1 (en) | Metal foil having bumps, circuit substrate having the metal foil, and semiconductor device having the circuit substrate | |
| US5357400A (en) | Tape automated bonding semiconductor device and production process thereof | |
| US7498195B2 (en) | Multi-chip semiconductor connector assembly method | |
| KR920000076B1 (ko) | 반도체장치 | |
| US5119272A (en) | Circuit board and method of producing circuit board | |
| WO1989000346A1 (en) | Plated plastic castellated interconnect for electrical components | |
| JPH0558657B2 (ja) | ||
| JPH0380347B2 (ja) | ||
| JPS6344302B2 (ja) | ||
| WO2007040193A1 (ja) | ハイブリッド集積回路装置とその製造方法 | |
| EP0170022B1 (en) | Semiconductor power device package for surface mounting | |
| US20020106912A1 (en) | Interconnect assembly for an electronic assembly and assembly method therefor | |
| JP2720819B2 (ja) | リードフレーム及びこれを用いた配線構造 | |
| JPH0793402B2 (ja) | 半導体装置 | |
| JP3509532B2 (ja) | 半導体装置用基板、半導体装置及びその製造方法並びに電子機器 | |
| JP3061728B2 (ja) | 半導体パッケージ | |
| JP3508683B2 (ja) | 半導体装置及びその製造方法 | |
| JP3615236B2 (ja) | 混成集積回路装置 | |
| JP2812806B2 (ja) | テストパット付集積回路用パッケージ | |
| JPH0319262A (ja) | 半導体装置の実装構造 | |
| JP3457748B2 (ja) | 配線基板 | |
| JPS62147741A (ja) | 半導体素子の選別用基板および半導体素子の選別方法 |