JPS62147741A - 半導体素子の選別用基板および半導体素子の選別方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体素子の選別用基板および半導体素子の選
別方法に関し、特に、電極端子数や消費電力の増加した
半導体素子に対しても電気選別、バイアス試験等の選別
が適格に行えるようにした半導体素子の選別用基板およ
び半導体素子の選別方法に関する。

〔従来技術〕

従来の半導体素子の選別方法として、例えば、第８図に
示すものがある。この選別方法はフィルムキャリヤテー
プのリードに半導体素子の電極端子を接槙して電気選別
、バイアス試験等の選別を行うもので、フィルムキャリ
ヤテープ５Ａはスプロケットホール（搬送及び位置決め
に用いる穴）１、デバイスホール（半導体素子７が入る
開口部）２、金属箔を接着してエツチング等によって所
望の形状にされたり一ド３、選別用のパッド４　、およ
びパッド４に接続されて各パッド４を集中部１０に接続
するメンキ配線９を有し、ポリイミド等の絶縁フィルム
より構成されている。

このフィルムキャリヤテープ５Ａのリード３に半導体素
子７の雪掻端子上に設けられた金属突起物６が接続され
ている。フィルムートヤリャテープ５Ａのり一ド３と半
導体素子７の金属突起物６のボンディングは熱圧着方又
は共晶法等により行われる。

以上の構成において、集中部１０を切断除去した後、パ
ッド４上に接触子を接触させて電気選別やバイアス試験
等の選別を実施する。

選別後、リード３を所望の長さに切断して半導体素子７
をフィルムキャリヤテープ５Ａから切り離し、ついで、
例えば、第９図に示すように、半導体素子７にボンディ
ングされているリード３をプリント基板８等にボンディ
ングするか、または外部導出用リードを有するリードフ
レーム（図示せず）にボンディングし、エポキシ樹脂等
で封止することにより半導体装置が完成する。

なお、フィルムキャリヤテープ５Ａのり−ド３とパッド
４には、ボンディング性向上や接触子接触時の接触抵抗
低減のため金、錫等のメッキを通常施すが、これらメッ
キを所望の厚さにするために電解メッキで実施する場合
、フィルムキャリヤテープ５へのすべてのり−ド３とパ
ッド４とを電気的に接続させておく必要がある。集中部
ｌＯがこの機能を果たしているが、この状態では、選別
の実施が不可能となるため、電解メッキを実施後、前述
したように、メッキ配線９の集中部１０を切断除去して
各メッキ配線９を分離し、各リード３及びパッド４を電
気的に絶縁させて選別を可能としていた。

上記のようなフィルムキャリヤテープを使用する半導体
素子の選別方法および半導体装置の製造方法によれば、
ボンディングがり−ド数と無関係に一度で可能であるた
めスピードが速く、ボンディング等の組立と電気選別作
業の自動化がはかれるため、量産性に優れている。

〔発明が解決しようとする問題点〕

しかし、従来のフィルムキャリヤテープを使用した半導
体の選別方法にあっては、フィルムキャリヤテープの外
形が映画用の３５−ｍフィルムと一致した幅を有するた
め、最近のｒｃチップの能力増加にともなう電極端子数
や消費電力の増加により種々の不具合が生じている。

即ち、電極端子数の増加に応じてパッド４が増加するた
め、３５鶴幅のフィルムキャリヤテープ内に収めるため
にはパッド４の面積を小さくする必要がある。しかし、
この結果、接触子のパッドに対する接触精度を高くせね
ばならない。特に、バイアス試験は長時間の試験のため
、多数の半導体素子をフィルムキャリヤテープに接続し
た状態で同時に実施する必要があるが、高温下の試験の
ためフィルムキャリヤテープが熱によって伸びると、特
にフィルムキャリヤテープの端のものについて、接触子
がパッドからはずれ、さらに隣のパッドとシジートする
という問題があった。

これを防ぐためには、バイアス試験を少数の半導体素子
毎に実施するか、バイアス試験用のパッド面積のみを大
きくする方法があるが、前者の場合は生産性が著しく低
下し、後者の場合はパッド数を増加できないという不都
合が発生する。

また、消費電力の増加に応じて電気選別やバイアス試験
におけるＩＣチップの放熱を考慮しなければならないが
、必要な放熱を実施するための放熱板や放熱フィンをフ
ィルムキャリヤテープにボンディングされている多数の
ＩＣチップに施すことは極めて困難であった。

〔問題点を解放するための手段〕

本発明は上記に鑑みてなされたものであり、半導体素子
の電極３：ｆｉｊ子数や消費電力が増加しても電気選別
やバイアス試験等の選別を適格に行えるようにするため
、フィルムキャリヤテープにボンディングされた状態で
選別を行わずに半導体素子のリードがボンディングされ
るパッドを有し、前記半導体素子の電極端子数に応じた
サイズの選別用基板を準（ｌｉｉｉ　Ｌ、該基板の各パ
ッドに接続された選別用パ・ンドに選別用接触子を接触
させるようにした半導体素子の選別用基板およびその選
別方法を提供するものである。

〔作用〕

本発明の半導体素子の選別用基板およびその選別方法に
よれば、半導体素子に設けたリードがボンディングされ
る選別用基板を設け、かつ、この選別用基板を半導体素
子の電極Ｏ：ｈ子数や消費電力に応じたサイズにするこ
とによってパッドの面積やリード長等に対する寸法制度
を無くするものである。それによって、フィルムキャリ
ヤテープにパッドを形成する必要がなくなり、これらに
起因する諸問題を解決することができる。

〔実施例〕

以下、本発明による半導体素子の選・別用基板およびそ
の選別方法を詳細に説明する。

第１図（正面図）及び第２図（背面図）は本発明の選別
用基板１００の一実施例を示し、中央部に半導体素子７
が入る空間としてのデバイスホール１２及び搬送及び位
置決め用の孔１３を有した基板部材１１と、デバイスホ
ール１２内にセントされる半導体素子７の複数の電極端
子にそれぞれ設けられた金属突起物６の各々にボンディ
ングされるリード３の延長線上に位置し且つ端部力（°
ホール１２の周縁に接するようにして基板部材１１上に
形成されてリード３がボンディングされるリードボンデ
ィング用パッド１４と、該リードボンディング用パッド
１４の延長端に形成され電気選別及びバイアス試験の際
の端子となる選別用バ・７ド１５と、配線長が大になっ
て電気抵抗が増加するものに対して基板部材１１の裏面
に設けられる太い配線２５（スルーホール１６により接
続される）より構成される。

第３図は本発明において用いられるフィルムキャリヤテ
ープ５Ｂを示し、従来のフィルムキャリヤテープ５Ａ（
第８図に図示）のものからパッド４および集中部１０が
除去された構成を有し、それに加えてリード支持用のテ
ープフィルム枠であるサスペンダー１７が設けられてい
る。

以上の構成において、半導体素子の選別方法および半導
体素子の製造方法について詳述する。

先ず、第３図に示すように、フィルムキャリヤテープ５
Ｂのり−ド３と半導体素子７の複数の電極端子にそれぞ
れ設けられた金属突起物６を熱圧着法又は共晶法等によ
りボンディングする。

次に、第４図に示すように、フィルムキャリヤテープ５
Ｂからデバイスホール２の縁の近傍で各リード３を所望
の長さに切断し、第４図に示すように、半導体素子７を
フィルムキャリヤテープ５Ｂから分離する（サスペンダ
ー１７を有する）。ここで第１図に示す選別用基板１０
０を準備する。

ついで、第５図に示すように、リードポンディング済み
の半導体素子のり一ド３と、選別用基板１００のリード
ボンディング用パッド１４とを熱圧着法、共晶法または
半田等のろう材を用いてボンディングし、選別用基板１
００上に形成さた選別用パッド１５に選別装置（図示せ
ず）の接触子を接触させて電気選別及びバイアス試験等
の選別を実施する。

ここで、フィルムキャリヤテープ５Ｂについては、電気
選別及びバイアス試験用のパッドや、メッキ用配線を一
個所に集中させる集中部が無く、また、メッキ後に集中
部を除去して全リードを絶縁させる必要も無く、リード
３のみを形成すれば良いため、３５鰭幅の標準外形のフ
ィルムキャリヤテープに電極端子数に応じた多数のリー
ドを形成することができる。なお、フィルムキャリヤテ
ープ５Ｂのデバイスホール２内のり−ド３が長くなる場
合は、リード支持用のテープフィルム枠であるサスペン
ダーを設けても良い。サスペンダーは、第６図に示すよ
うに、選別用基板１００にボンディングするリード部１
９と実装時にボンディングするリード部２０がその開孔
部に位置するように形成されていて第１のサスペンダー
１７と第２のサスペンダー１８を存しているが、リード
の長さに応じていずれか一方のみ設けるようにしても良
い。

例えば、第３図においては、第１のサスペンダー１７の
みを設けている。また、第６図に示すように、第１のサ
スペンダー１７上でリード部１９を広げて選別用基板１
００にボンディングするリードピンチを大にすれば、選
別用基板１００へのボンディング精度が向上する。

本発明によれば、選別用基板１００は、外形の制限が無
いので電気選別及びバイアス試験用のパッド面積を小さ
くすることな（パッド１５を多数設けることができる。

さらに、半導体素子７の電極から電気選別及びバイアス
試験用のパッド１５までの配線長が長くなり、配線の電
気抵抗の増加が電気選別及びバイアス試験に影響を与え
る恐れがあるときは、第１図及び第２図に示すように、
問題となる配線部についてスルホール１６を通して基板
部材１１の裏面に太い配線２５を設ければ解決すること
ができる。さらに、裏面の配線２５を利用することによ
り、多数のパッド１５の設置及び配線の引き回しが容易
となる。

また、消費電力の増加による電気選別やバイアス試験に
おけるＩＣチップの放熱についは、選別用基板１００の
外形を太き（とることにより、十分な大きさの放熱板や
放熱フィンを取り付けることが可能であり、さらに、基
板部材１１を、例えば、セラミック板等の良熱伝導性材
料で構成することにより、基板部材１１を放熱材として
使用することもできる。

なお、選別用基板１００の外形はフィルムキャリヤテー
プ５Ｂの外形と異なるため、電気選別及びバイアス試験
を従来の３５鰭幅のフィルムキャリヤテープ状態で実施
することは不可能であるが、第１図及び第２図に示すよ
うな搬送及び位置決め用の孔１３を設けることにより自
動化がはかれ、量産性を損うことはない。

以上の選別の終了後、第７図に示すように、リード３を
切断して選別用基板１００から分離し、例えば、第９図
のように、プリント基板８上に半導体素子７のリード３
をボンディングするか、または外部導出用リート°を有
するリードフレーム（図示せず）にリード３をボンディ
ングしてエポキシ樹脂等で封止することによって実装を
行うことができる。

なお、上記実施例においては、選別°周基板１００を個
片の状態で選別作業を実施したが、従来のフィルムキャ
リヤテープ５Ａのように選別用基板１００を長尺のテー
プ状態として実施することも可能である。

また、フィルムキャリヤテープ５Ｂには電気選別用のパ
ッドを設けなかったが、フィルムキャリヤテープ５Ｂの
エリアが許す限り特定の端子について電気選別用パッド
を設け、フィルムキャリヤテープの状態で特定の端子に
ついての選別を実施すれば、製造途中工程で不良品の除
去が可能となる。

〔発明の効果〕

以上説明した通り、本発明の半導体素子の選別用基板お
よびその選別方法によれば、電気選別及びバイアス試験
等の選別用パッドが形成された選別用基板を設け、該基
板の各パッドに半導体素子に接続されたリードを接続す
るようにしたため、電極端子数が増えてもパッドの増設
が容易となり、フィルムキャリヤ方式の利点を損うこと
無く電気選別およびバイアス試験等の選別を実施するこ
とができる。

また、放熱板や放熱フィン等の取付けが容易になると共
に、リード配線の針設が容易になるため、電極端子数が
多く、消費電力の大きい半導体装置をフィルムキャリヤ
方式によって製造することができる。

【図面の簡単な説明】

第１図及び第２図は本発明の一実施例を示す正面図及び
背面図。第３図乃至第５図は本発明の選別工程の順序を
示す説明図。第６図はパッドの間隔が広い場合に適用さ
れるフィルムキャリヤテープの正面図。第７図は選別工
程の終了した半導体素子のリード切断処理後の状態を示
す正面図。第８図は従来の選別工程を示す説明図。第９
図はリードをボンディングされた半導体素子をプリント
基板へ実装した半導体素子の一例を示す断面図。 符号の説明

Claims (2)

【特許請求の範囲】
1. （１）複数の電極端子にそれぞれ所定の長さのリードを
   ボンディングされた半導体素子の電気選別、バイアス試
   験等の選別を行う選別用基板であって、 所定の位置に前記半導体素子が位置するデ バイスホールを有した基板部材と、 該基板部材上に形成され、前記デバイスホ ールの周縁に位置して前記リードがボンディングされる
   リードボンディング用パッドと、前記基板部材上に形成
   され、該リードボン ディング用パッドと接続されて電気選別、バイアス試験
   等の接触子と接触する選別用パッドとを有することを特
   徴とする半導体素子の選別用基板。
2. （２）複数の電極端子にそれぞれ所定の長さのリードを
   ボンディングされた半導体素子の電気選別、バイアス試
   験等の選別を行う半導体素子の選別方法において、 前記半導体素子をフィルムキャリヤテープ のデバイスホールに位置させて前記電極端子を前記フィ
   ルムキャリヤテープ上に形成されたリードにそれぞれボ
   ンディングする段階と、前記電極端子にボンディングさ
   れた前記リ ードを所定の長さに切断して前記半導体素子を前記フィ
   ルムキャリヤテープから切り離す段階と、 前記半導体素子を選別用基板のデバイスホ ールに位置させて前記所定の長さの前記リードを前記デ
   バイスホールの周縁に形成され、かつ選別用パッドに接
   続されたリードボンディング用パッドにボンディングす
   る段階と、前記選別用基板の前記選別用パッドに接触 子を接触させて電気選別、バイアス試験等の選別を行う
   段階を有することを特徴とする半導体素子の選別方法。