JPS6344521U - - Google Patents
Info
- Publication number
- JPS6344521U JPS6344521U JP13654386U JP13654386U JPS6344521U JP S6344521 U JPS6344521 U JP S6344521U JP 13654386 U JP13654386 U JP 13654386U JP 13654386 U JP13654386 U JP 13654386U JP S6344521 U JPS6344521 U JP S6344521U
- Authority
- JP
- Japan
- Prior art keywords
- transistors
- current mirror
- emitters
- whose
- differential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 4
Landscapes
- Amplifiers (AREA)
Description
第１図は本考案の一実施例を示す回路構成図、
第２図は本考案回路の入出力特性図、第３図は従
来回路の構成図、第４図は従来回路の入出力特性
図である。 Ｑ１，Ｑ２……差動対トランジスタ、Ｑ３〜Ｑ
１０……トランジスタ、ｖ１，ｖ２……入力信号
、Ｉｃ１，Ｉｃ２……コレクタ電流出力。
第２図は本考案回路の入出力特性図、第３図は従
来回路の構成図、第４図は従来回路の入出力特性
図である。 Ｑ１，Ｑ２……差動対トランジスタ、Ｑ３〜Ｑ
１０……トランジスタ、ｖ１，ｖ２……入力信号
、Ｉｃ１，Ｉｃ２……コレクタ電流出力。
Claims (1)
- 差動対を成す第１、第２のトランジスタと、こ
の第１、第２のトランジスタの各々に対しベース
同士、エミツタ同士が共通に接続される第３、第
４のトランジスタと、その入力端がそれぞれ前記
第３、第４のトランジスタのコレクタと接続され
る第１、第２のカレントミラー回路と、これら第
１、第２のカレントミラー回路のそれぞれの出力
端とコレクタ及びベースが接続される第５、第６
のトランジスタと、これら第５、第６のトランジ
スタの各エミツタに接続される第１、第２の差動
入力とを有することを特徴とする差動増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13654386U JPS6344521U (ja) | 1986-09-08 | 1986-09-08 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13654386U JPS6344521U (ja) | 1986-09-08 | 1986-09-08 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6344521U true JPS6344521U (ja) | 1988-03-25 |
Family
ID=31039755
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13654386U Pending JPS6344521U (ja) | 1986-09-08 | 1986-09-08 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6344521U (ja) |
-
1986
- 1986-09-08 JP JP13654386U patent/JPS6344521U/ja active Pending