JPS6344530U - - Google Patents
Info
- Publication number
- JPS6344530U JPS6344530U JP13913286U JP13913286U JPS6344530U JP S6344530 U JPS6344530 U JP S6344530U JP 13913286 U JP13913286 U JP 13913286U JP 13913286 U JP13913286 U JP 13913286U JP S6344530 U JPS6344530 U JP S6344530U
- Authority
- JP
- Japan
- Prior art keywords
- flip
- flop
- input signal
- logical
- product outputs
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 2
Description
第１図は本考案の後縁トリガ型Ｓ−Ｒフリツプ
フロツプ回路の実施例を示す回路図、第２図は従
来の後縁トリガにて動作するＳ−Ｒフリツプフロ
ツプ回路の回路図である。 １及び３……Ｊ−Ｋフリツプフロツプ、２……
単安定マルチ回路、４及び５……論理積回路、６
……論理和回路、Ｓ……セツト入力信号、Ｒ……
リセツト入力信号、ＣＬＫ……クロツク入力端子
、……プリセツト入力端子、……ク
リア入力端子。
フロツプ回路の実施例を示す回路図、第２図は従
来の後縁トリガにて動作するＳ−Ｒフリツプフロ
ツプ回路の回路図である。 １及び３……Ｊ−Ｋフリツプフロツプ、２……
単安定マルチ回路、４及び５……論理積回路、６
……論理和回路、Ｓ……セツト入力信号、Ｒ……
リセツト入力信号、ＣＬＫ……クロツク入力端子
、……プリセツト入力端子、……ク
リア入力端子。
Claims (1)
- Ｊ及びＫ入力端をともに高電位としたＪ−Ｋフ
リツプフロツプの正転出力とリセツト入力信号及
び反転出力とセツト入力信号との論理積を夫々と
り両論理積出力の論理和を前記Ｊ−Ｋフリツプフ
ロツプのクロツク入力としたことを特徴とする後
縁トリガ型Ｓ−Ｒフリツプフロツプ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13913286U JPS6344530U (ja) | 1986-09-10 | 1986-09-10 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13913286U JPS6344530U (ja) | 1986-09-10 | 1986-09-10 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6344530U true JPS6344530U (ja) | 1988-03-25 |
Family
ID=31044745
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13913286U Pending JPS6344530U (ja) | 1986-09-10 | 1986-09-10 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6344530U (ja) |
-
1986
- 1986-09-10 JP JP13913286U patent/JPS6344530U/ja active Pending