JPS6344744Y2 - - Google Patents
Info
- Publication number
- JPS6344744Y2 JPS6344744Y2 JP1982062588U JP6258882U JPS6344744Y2 JP S6344744 Y2 JPS6344744 Y2 JP S6344744Y2 JP 1982062588 U JP1982062588 U JP 1982062588U JP 6258882 U JP6258882 U JP 6258882U JP S6344744 Y2 JPS6344744 Y2 JP S6344744Y2
- Authority
- JP
- Japan
- Prior art keywords
- collector
- transistor
- region
- emitter
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Bipolar Integrated Circuits (AREA)
Description
【考案の詳細な説明】
本考案は半導体基板を共通のコレクタとした２
個以上のバイボーラトランジスタ（以下単にトラ
ンジスタと記された場合はバイポーラトランジス
タを指す）をダーリントン接続してなる高感度の
半導体感温素子に感する。さらに詳細には
CMOSICのデバイス構造において使用する半導
体基板を共通コレクタとするトランジスタを多段
接続してベース・エミツタ間の電圧降下の和を出
力するCMOSICと共存可能な高感度の半導体感
温素子の改良に関する。
個以上のバイボーラトランジスタ（以下単にトラ
ンジスタと記された場合はバイポーラトランジス
タを指す）をダーリントン接続してなる高感度の
半導体感温素子に感する。さらに詳細には
CMOSICのデバイス構造において使用する半導
体基板を共通コレクタとするトランジスタを多段
接続してベース・エミツタ間の電圧降下の和を出
力するCMOSICと共存可能な高感度の半導体感
温素子の改良に関する。
CMOSIC内部でダイオードの順方向電圧降下
を利用する従来の感温デバイスの断面構造を第１
図に示す。温度感度を高めるためにトランジスタ
を22以上ダーリントン接続した構造がすでに考案
されている。これらの感温デバイスの特徴は
CMOSプロセスで、他のＮチヤネル及びＰチヤ
ネルMOSを作製する際に同時に形成できること
である。またデバイスサイズも50μｍ角程度にで
きるのでIC内蔵温度として広い応用が期待され
ている。第１図の断面構造から製造工程を簡単に
説明すると、一例としてＮ型基板１４上に作製す
る場合を示すと、Ｎ型基板をコレクターとして、
P-ベース層６は図示されていないＮチヤネル
MOSの基板Ｐウエル層をイオン注入し拡散する
という工程で、同時に作成し、またN+エミツタ
層もＮチヤネルトランジスタのソース・ドレイン
層を作成する際に同時に形成できる。P+チヤネ
ルカツト１２もＰチヤネルトランジスタのソー
ス・ドレインと同時に作製する。
を利用する従来の感温デバイスの断面構造を第１
図に示す。温度感度を高めるためにトランジスタ
を22以上ダーリントン接続した構造がすでに考案
されている。これらの感温デバイスの特徴は
CMOSプロセスで、他のＮチヤネル及びＰチヤ
ネルMOSを作製する際に同時に形成できること
である。またデバイスサイズも50μｍ角程度にで
きるのでIC内蔵温度として広い応用が期待され
ている。第１図の断面構造から製造工程を簡単に
説明すると、一例としてＮ型基板１４上に作製す
る場合を示すと、Ｎ型基板をコレクターとして、
P-ベース層６は図示されていないＮチヤネル
MOSの基板Ｐウエル層をイオン注入し拡散する
という工程で、同時に作成し、またN+エミツタ
層もＮチヤネルトランジスタのソース・ドレイン
層を作成する際に同時に形成できる。P+チヤネ
ルカツト１２もＰチヤネルトランジスタのソー
ス・ドレインと同時に作製する。
本構造により1.5V系で、0.2μAの定電流を供給
したところ、トランジスタ単−で3mV／℃、２
個ダーリントン接続すると6mV／℃、３個ダー
リントン接続すると11mV／℃の感度を得ること
ができる。
したところ、トランジスタ単−で3mV／℃、２
個ダーリントン接続すると6mV／℃、３個ダー
リントン接続すると11mV／℃の感度を得ること
ができる。
第２図は従来の２段接続した場合の温度センサ
ーの回路図を示す。１，２はダーリントン接続の
感温トランジスタ、１５は定電流回路、１６は後
段の信号処理回路である。
ーの回路図を示す。１，２はダーリントン接続の
感温トランジスタ、１５は定電流回路、１６は後
段の信号処理回路である。
トランジスタ中、５はコレクタ、４はエミツタ
３はベースである。
３はベースである。
このようにトランジスタを多段ダーリントン接
続した場合の問題点はダーリントン接続終段のト
ランジスタのエミツタに流れる電流の1／（β＋
１）しか、その前段のトランジスタのエミツタに
は流れないため、前段になる程、等比級数的に動
作電流が減少し回路全体の動作を不安定なものに
することである。ここでβはトランジスタ２０の
電流増幅率である。この問題を改善するにはトラ
ンジスタの電流増幅率βを低減すればよい。その
ための方策としてはまず第１には、ベース濃度を
濃くすること、第２にはCMOSICのＰウエルと
独立してベース領域幅を20μｍ以上にすることで
ある。
続した場合の問題点はダーリントン接続終段のト
ランジスタのエミツタに流れる電流の1／（β＋
１）しか、その前段のトランジスタのエミツタに
は流れないため、前段になる程、等比級数的に動
作電流が減少し回路全体の動作を不安定なものに
することである。ここでβはトランジスタ２０の
電流増幅率である。この問題を改善するにはトラ
ンジスタの電流増幅率βを低減すればよい。その
ための方策としてはまず第１には、ベース濃度を
濃くすること、第２にはCMOSICのＰウエルと
独立してベース領域幅を20μｍ以上にすることで
ある。
しかし第１の方法は一工程増加するし、第２の
方法は拡散工程の時間を増加させる。
方法は拡散工程の時間を増加させる。
本考案は上記の欠点を改良するためになされた
ものである。次に本考案の実施例を図面に基づい
て詳細に説明する。
ものである。次に本考案の実施例を図面に基づい
て詳細に説明する。
本考案の実施例を示す第３図は第５図のＡ−
A′線に沿つた断面構造図、第４図はその回路図、
第５図はその平面図を示す。ベース領域６の中の
エミツタ８の他にその周辺に高濃度のＮ型領域７
を高濃度Ｐ型分離層を隔てて設け、これを第２の
コレクタとして用い、このコレクタ領域７に落ち
たエミツタからの拡散電荷をベースに返してその
前段のトランジスタのエミツタに流れる電流をあ
まり減少させないで済むものである。特に本考案
の特徴は第２のコレクタに流れる電流を増加させ
るため、第２コレクタ領域を凸凹の形状にするこ
とにより、従来のような四角形状のエミツタ周辺
をとり囲む、同じく四角形状の第２コレクタと比
較して第２コレクタ領域面積を拡げたものであ
る。第４図に第３図の構造のトランジスタを用い
た場合の感温素子２１の回路構成及び、これを用
いた温度検出回路の回路図を示す。３０は本考案
の凸凹形状のマルチコレクタを持つトランジスタ
を示す記号で７が第２のコレクタ、１３が第１の
コレクタを示している。第５図は本考案の平面図
の一例であり、エミツタ、及びその周辺の第２の
コレクタ領域を凸凹形状にした構造を示す。図中
３はベース、第１コレクタコンタクト領域、２１
はN+エミツタ電極、８はエミツタコンタクト領
域、１０はP+分離領域、７はN+第２コレクタ領
域、６はベースＰ拡散領域、２２はベースP-領
域と第２コレクタとのコンタクト領域、１４は
N-基板領域、１３はコレクタ領域である。
A′線に沿つた断面構造図、第４図はその回路図、
第５図はその平面図を示す。ベース領域６の中の
エミツタ８の他にその周辺に高濃度のＮ型領域７
を高濃度Ｐ型分離層を隔てて設け、これを第２の
コレクタとして用い、このコレクタ領域７に落ち
たエミツタからの拡散電荷をベースに返してその
前段のトランジスタのエミツタに流れる電流をあ
まり減少させないで済むものである。特に本考案
の特徴は第２のコレクタに流れる電流を増加させ
るため、第２コレクタ領域を凸凹の形状にするこ
とにより、従来のような四角形状のエミツタ周辺
をとり囲む、同じく四角形状の第２コレクタと比
較して第２コレクタ領域面積を拡げたものであ
る。第４図に第３図の構造のトランジスタを用い
た場合の感温素子２１の回路構成及び、これを用
いた温度検出回路の回路図を示す。３０は本考案
の凸凹形状のマルチコレクタを持つトランジスタ
を示す記号で７が第２のコレクタ、１３が第１の
コレクタを示している。第５図は本考案の平面図
の一例であり、エミツタ、及びその周辺の第２の
コレクタ領域を凸凹形状にした構造を示す。図中
３はベース、第１コレクタコンタクト領域、２１
はN+エミツタ電極、８はエミツタコンタクト領
域、１０はP+分離領域、７はN+第２コレクタ領
域、６はベースＰ拡散領域、２２はベースP-領
域と第２コレクタとのコンタクト領域、１４は
N-基板領域、１３はコレクタ領域である。
以上詳述したように本考案によれば、
CMOSICプロセスで製造でき、3mV／℃×ｎの
温度感度を得られるｎ段ダーリントン接続トラン
ジスタ感温素子の不安定性を工程，製造，時間を
増すことなしに解消するものであり、CMOS1チ
ツプ温度検出ICの特性向上に極めて有益である。
CMOSICプロセスで製造でき、3mV／℃×ｎの
温度感度を得られるｎ段ダーリントン接続トラン
ジスタ感温素子の不安定性を工程，製造，時間を
増すことなしに解消するものであり、CMOS1チ
ツプ温度検出ICの特性向上に極めて有益である。
第１図は、従来のトランジスタ温度センサの断
面図、第２図は、従来のダーリントン接続温度セ
ンサの回路図、第３図は、本考案による温度セン
サの断面図、第４図は、本考案による温度センサ
の回路図、第５図は、本考案による温度センサの
平面図である。 ５…エミツタ電極、３…ベース電極、４…コレ
クタ電極、７…N+第２コレクタ領域、８…N+エ
ミツタ領域、１０…P+分離拡散領域、１２…P+
分離拡散領域、１３…N+コレクタ拡散領域、２
２…ベース、第２コレクタコンタクト領域。
面図、第２図は、従来のダーリントン接続温度セ
ンサの回路図、第３図は、本考案による温度セン
サの断面図、第４図は、本考案による温度センサ
の回路図、第５図は、本考案による温度センサの
平面図である。 ５…エミツタ電極、３…ベース電極、４…コレ
クタ電極、７…N+第２コレクタ領域、８…N+エ
ミツタ領域、１０…P+分離拡散領域、１２…P+
分離拡散領域、１３…N+コレクタ拡散領域、２
２…ベース、第２コレクタコンタクト領域。
Claims (1)
- 一導電型の半導体基板を共通のコレクタとし、
ダーリントン接続された少なくとも２個以上のト
ランジスタからなり、ダーリントン接続初段のト
ランジスタのベースを上記共通コレクタに接続し
て第１の電極となし、ダーリントン接続終段のト
ランジスタのエミツタを第２の電極とし、初段の
トランジスタ以外のトランジスタのベース領域内
で上記共通コレクタから分離して設けられた第２
のコレクタ領域と上記ベース領域を接続した構造
において、前記第２のコレクタ部分を凹凸形状に
したことを特徴とする半導体感温素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1982062588U JPS58164250U (ja) | 1982-04-28 | 1982-04-28 | 半導体感温素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1982062588U JPS58164250U (ja) | 1982-04-28 | 1982-04-28 | 半導体感温素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58164250U JPS58164250U (ja) | 1983-11-01 |
| JPS6344744Y2 true JPS6344744Y2 (ja) | 1988-11-21 |
Family
ID=30072736
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1982062588U Granted JPS58164250U (ja) | 1982-04-28 | 1982-04-28 | 半導体感温素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58164250U (ja) |
-
1982
- 1982-04-28 JP JP1982062588U patent/JPS58164250U/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58164250U (ja) | 1983-11-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4066917A (en) | Circuit combining bipolar transistor and JFET's to produce a constant voltage characteristic | |
| US4095252A (en) | Composite jfet-bipolar transistor structure | |
| JPS6153861B2 (ja) | ||
| JPH09229778A (ja) | Ｉｃ化温度センサ | |
| JP2724872B2 (ja) | 半導体集積回路用入力回路 | |
| JP2000101403A (ja) | 比較増幅検出回路 | |
| JP2560018B2 (ja) | Ｃｍｏｓ回路 | |
| JPH0544847B2 (ja) | ||
| JP2827397B2 (ja) | 半導体光位置検出装置 | |
| US4709159A (en) | Capacitance multiplier circuit | |
| US5172209A (en) | Integral Bi-CMOS logic circuit | |
| JPH03276757A (ja) | 半導体装置 | |
| JPS6322475B2 (ja) | ||
| JPS5937860B2 (ja) | 半導体集積回路装置 | |
| JP2504838B2 (ja) | 半導体集積回路の入出力保護装置 | |
| JP2671304B2 (ja) | 論理回路 | |
| JP3657193B2 (ja) | 温度検出回路 | |
| JP2584500B2 (ja) | Ｂｉ−ｃｍｏｓ半導体装置 | |
| JP2690201B2 (ja) | 半導体集積回路 | |
| JP2868123B2 (ja) | 電流検出回路 | |
| JPH0582828A (ja) | フオトトランジスタ | |
| JPS61135148A (ja) | 半導体集積回路装置 | |
| JPS6395654A (ja) | ＢｉＣＭＯＳ集積回路 | |
| JP2517229B2 (ja) | 差動増幅回路 | |
| JPS61135159A (ja) | 半導体集積回路 |