JPS634532A - electron-emitting device - Google Patents
electron-emitting deviceInfo
- Publication number
- JPS634532A JPS634532A JP61146838A JP14683886A JPS634532A JP S634532 A JPS634532 A JP S634532A JP 61146838 A JP61146838 A JP 61146838A JP 14683886 A JP14683886 A JP 14683886A JP S634532 A JPS634532 A JP S634532A
- Authority
- JP
- Japan
- Prior art keywords
- metal layer
- electron
- layer
- emitting device
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Cold Cathode And The Manufacture (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
【発明の詳細な説明】
[産業上の利用分野]
本発明は電子放出素子に関し、特に電圧印加により電子
放出が誘起される電子放出素子に関する。この様な電子
放出素子はたとえば各桂電子ビーム露光装置等の゛道子
ビーム応用装置の電子発生源として好適に利用される。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to an electron-emitting device, and particularly to an electron-emitting device in which electron emission is induced by application of a voltage. Such an electron-emitting device is suitably used as an electron generation source in a device using a semiconductor beam, such as a Katsura electron beam exposure device.
[従来の技術]
電子ビーム装置たとえば陰極線管における電子発生源と
しては従来熱陰極からの熱電子放出が用いられていた。[Prior Art] Conventionally, thermionic emission from a hot cathode has been used as an electron generation source in an electron beam device, such as a cathode ray tube.
この様な熱陰極を利用した電子放出は、加熱によるエネ
ルギーロスが大きい点、加熱手段の形成が必要である点
、及び予備加熱にかなりの時間を要する点や熱により系
が不安定化しやすいという点でf1題があった。Electron emission using such a hot cathode has the disadvantages that there is a large energy loss due to heating, that it is necessary to form a heating means, that it takes a considerable amount of time for preheating, and that the system is easily destabilized by heat. There was an f1 question.
そこで、加熱によらない電子放出素子の研究が進められ
、いくつかの型の素子が提案されている。Therefore, research into electron-emitting devices that do not rely on heating is progressing, and several types of devices have been proposed.
たとえば、PNjf<合に逆バイアス′電圧を印加し電
子なだれ降伏現象を生ぜしめ素子外へと電子を放出する
型のものや、全屈−絶縁体層−金属層の構成を有し該2
つの金属の間に電圧を印加することによりトンネル効果
で絶縁体層を通過してきた電子を金属層から素子外へと
放出する型(MIM型)のものや、高抵抗薄膜にその膜
厚方向と直交する方向に電圧を印加し該薄膜表面から素
子外へと電子を放出させる表面伝導型のものや、電界集
中の生じ易い形状の金属に対し゛電圧を印加して局所的
に高密度の電界を発生させ該金属から素子外へと゛電子
を放出させる電界効果型(FE型)のものや、その他の
ものが提案されている。For example, when PNjf<, a reverse bias voltage is applied to cause an avalanche breakdown phenomenon and electrons are emitted to the outside of the device.
There is a type (MIM type) in which electrons that have passed through an insulator layer are emitted from the metal layer to the outside of the element by applying a voltage between two metals due to the tunnel effect, and a high-resistance thin film that is Surface conduction type devices that emit electrons from the surface of the thin film to the outside of the device by applying a voltage in orthogonal directions, or metals with shapes that tend to cause electric field concentration, can generate a locally high-density electric field by applying a voltage. A field effect type (FE type) type in which electrons are generated and electrons are emitted from the metal to the outside of the element, and other types have been proposed.
[発明が解決しようとする問題点]
これらのうちで、MIMfiの電子放出素子は印加電圧
が比較的低くてよく且つそれ程高い真空度を必要としな
い特長がある。[Problems to be Solved by the Invention] Among these, the MIMfi electron-emitting device has the advantage of requiring only a relatively low applied voltage and not requiring a very high degree of vacuum.
上記の様に、MIM型の電子放出素子においては、金!
A層の表面から電子が放出されるのであるが、該電子放
出はランダムに行なわれ時間平均として全面均一な電子
放出分布となるのが理想的である。しかしながら、従来
提案されているMIM5!素子においては絶縁体層及び
その上に付されている金属層の厚さ等の微妙な部分的不
均一に基づき電子放出分布が不均一となったり変動した
りすることがある。このため、放出電イを加速したり偏
向させたりする場合に所望のエネルギー特性を有する電
子ビームを得ることが困難であるという問題点があった
。As mentioned above, in MIM type electron-emitting devices, gold!
Electrons are emitted from the surface of the A layer, and ideally the electron emission is performed randomly so that the electron emission distribution is uniform over the entire surface as a time average. However, the conventionally proposed MIM5! In a device, the electron emission distribution may become non-uniform or fluctuate due to subtle local non-uniformity in the thickness of the insulator layer and the metal layer applied thereon. For this reason, there has been a problem in that it is difficult to obtain an electron beam having desired energy characteristics when accelerating or deflecting the emitted electrons.
[問題点を解決するための手段〕
本発明によれば、以上の如き従来技術の問題点を解決す
るものとして、金属上に絶縁体層が付されており、該絶
縁体層上に金属層が付されており、上記2つの金属間に
電圧を印加するための手段を有してなる電子放出素子お
いて、絶縁体層の下方の金属が該絶縁体層との境界にお
いて稜線の閉ループをもつ形状をなしていることを特徴
とする、電子放出素子が提供される。[Means for Solving the Problems] According to the present invention, in order to solve the problems of the prior art as described above, an insulating layer is provided on the metal, and a metal layer is formed on the insulating layer. In an electron-emitting device having means for applying a voltage between the two metals, the metal below the insulator layer forms a closed loop of the ridge line at the boundary with the insulator layer. An electron-emitting device is provided, which is characterized in that it has a shape of .
[実施例]
以下、図面を参照しながら本発明の具体的実施例を説I
J+する。[Example] Specific examples of the present invention will be described below with reference to the drawings.
Do J+.
第1図(a)は本発明による電子放出素子の一実施例を
示す部分平面図であり、第1図(b)はそのB−Bll
i面図である。FIG. 1(a) is a partial plan view showing one embodiment of the electron-emitting device according to the present invention, and FIG. 1(b) is a partial plan view of the electron-emitting device according to the present invention.
It is an i-side view.
第1図において、2は絶縁基板であり、該基板はたとえ
ばガラス、アルミナ、サファイア、マイカ、マグネシア
、更にはGaAs、GaSb、I nAs、GaP、ス
ピネル(MgA 1204 )等の結晶等からなる。In FIG. 1, reference numeral 2 denotes an insulating substrate, which is made of, for example, glass, alumina, sapphire, mica, magnesia, or crystals such as GaAs, GaSb, InAs, GaP, and spinel (MgA 1204 ).
4は第1の金属層であり、6は絶縁体層であり、8は第
2の金属層であり、これらによりMIM構造が形成され
る。4 is a first metal layer, 6 is an insulator layer, and 8 is a second metal layer, which form an MIM structure.
第1の金属層はたとえばA1.Be、Mo。The first metal layer is, for example, A1. Be, Mo.
Pt 、Ta、Au、Pd、Ag、W、Cr、Mg。Pt, Ta, Au, Pd, Ag, W, Cr, Mg.
ニクロム等からなる。該金属層4はこれら金属のいくつ
かを成分とする合金からなる層やこれらのシリサイドか
らなる層であってもよい0図示される様に、金属層4は
円錐台形状をなしており、その側面と頂面との交線とし
て円形をなす稜線5が形成されている。該金属層4の厚
さく即ち円錐台形状の高さ)は特に制限がないが、たと
えば0゜001−1pm程度である。該金f!層4の巾
(即ち円錐台形状の直径)は特に制限がなく所望の電子
放出面積に応じて適宜設定することができるが、たとえ
ばo、ooi〜5μm程度である。Made of nichrome etc. The metal layer 4 may be a layer made of an alloy containing some of these metals or a layer made of silicide of these metals. As shown in the figure, the metal layer 4 has a truncated cone shape, and its A circular ridge line 5 is formed as an intersection line between the side surface and the top surface. The thickness of the metal layer 4 (that is, the height of the truncated cone shape) is not particularly limited, but is, for example, about 0°001-1 pm. The money f! The width of the layer 4 (that is, the diameter of the truncated cone shape) is not particularly limited and can be appropriately set depending on the desired electron emission area, and is, for example, about o, ooi to 5 μm.
絶縁体層6はたとえばS i02 、Ta205 。The insulator layer 6 is made of, for example, Si02 or Ta205.
Al2O3、BeO,SiC,SiON H。Al2O3, BeO, SiC, SiON H.
x y z SiN H、リンシリケートガラス(PSG)。x y z SiN H, phosphorus silicate glass (PSG).
y
AIN、BN等からなる。該絶縁体層6の厚さは絶縁破
壊が生じない程度に薄い方が好ましいが、この厚さは該
層6に使用される絶縁体の種類や第2の金属層8に使用
される金属の種類等に応じて所望の電子放出特性が得ら
れるべく適宜設定するのが好ましく、たとえばlO〜2
0000〜2000八
程た第2の金属層8は上記第1の金属層4と同様な材料
からなる。該金属層8の厚さは電子放出効率の点からは
できるだけ薄い方が好ましく、たとえば100〜300
0八程度である。y Consists of AIN, BN, etc. The thickness of the insulator layer 6 is preferably as thin as possible to prevent dielectric breakdown, but this thickness depends on the type of insulator used for the layer 6 and the metal used for the second metal layer 8. It is preferable to set it appropriately so as to obtain the desired electron emission characteristics depending on the type, etc., for example, 1O~2
The second metal layer 8, which has a thickness of about 0,000 to 2,000, is made of the same material as the first metal layer 4. The thickness of the metal layer 8 is preferably as thin as possible from the viewpoint of electron emission efficiency, and is, for example, 100 to 300 mm thick.
It is about 08.
第1図(b)に示される様に、第1の金属層4と第2の
金属層8との間には第2の金属層8が正となる様に適時
電圧を印加するための手段10が接続されている。該手
段10は電源と不図示のスイッチとを有している。As shown in FIG. 1(b), a means is provided for applying a voltage at appropriate times between the first metal layer 4 and the second metal layer 8 so that the second metal layer 8 becomes positive. 10 are connected. The means 10 has a power source and a switch (not shown).
以上の様な本実施例の電子放出素子は、たとえば次の様
にして作成することができる。The electron-emitting device of this example as described above can be produced, for example, in the following manner.
先ず、基板2の材料の表面を物理的研摩や化学的研摩に
より十分に良好な平坦度及び表面粗さとし、該基板2の
表面に抵抗加熱蒸着法、電子ビーム蒸着法、CVD法、
プラズマCVD法、イオンブレーティング法、クラスタ
イオンビーム法等により上記第1の金属層4を構成する
金属材料を成1模させる。First, the surface of the material of the substrate 2 is made to have sufficiently good flatness and surface roughness by physical polishing or chemical polishing, and then the surface of the substrate 2 is coated with resistance heating evaporation method, electron beam evaporation method, CVD method,
The metal material constituting the first metal layer 4 is formed into a single layer by a plasma CVD method, an ion blating method, a cluster ion beam method, or the like.
次に、その上に7オトレジストを塗布し、パターン露光
及び現像により該レジスト層の上記第1の金属層4を形
成すべき部分以外の部分に対応する部分を除去し、しか
る後にウェットエツチング法により露出部分の金属材料
を除去する。このエツチングの際にオーバーエツチング
してアンターカットを行なうことにより、はぼ円錐台形
状の金属層4が形成される。また、ウェットエツチング
法の代りにドライエツチング法を用いることもできるが
、この場合にはエツチング時の真空度を低下させること
によりほぼ円錐台形状の金属層4が形成される。Next, a photoresist 7 is applied thereon, and the portion of the resist layer corresponding to the portion other than the portion where the first metal layer 4 is to be formed is removed by pattern exposure and development, and then wet etching is performed. Remove the exposed metal material. By over-etching and undercutting during this etching, a metal layer 4 having a truncated conical shape is formed. Further, instead of the wet etching method, a dry etching method can be used, but in this case, the metal layer 4 having a substantially truncated conical shape is formed by lowering the degree of vacuum during etching.
次に、第1の金属層4の上面上及び基板2の上面上に抵
抗加熱蒸着法、電子ビーム蒸着法、CVD法、プラズマ
CVD法、イオンブレーティング法、クラスタイオンビ
ーム法等により絶縁体層6を形成する。Next, an insulating layer is formed on the upper surface of the first metal layer 4 and the upper surface of the substrate 2 by a resistance heating evaporation method, an electron beam evaporation method, a CVD method, a plasma CVD method, an ion blating method, a cluster ion beam method, etc. form 6.
次に、該絶縁体層6Lに抵抗加熱蒸着法、電子ビーム蒸
着法、CVD法、プラズマCVD法、イオンブレーティ
ング法、クラスタイオンビーム法等により第2の金属層
8を形成する。Next, the second metal layer 8 is formed on the insulator layer 6L by a resistance heating evaporation method, an electron beam evaporation method, a CVD method, a plasma CVD method, an ion blating method, a cluster ion beam method, or the like.
しかる後に、上記第1の金属層4と第2の金属層8との
間に電圧印加手段10を接続する。Thereafter, a voltage applying means 10 is connected between the first metal layer 4 and the second metal layer 8.
かくして作成された本実施例素子の駆動は電圧印加手段
10のスイッチを閉じることにより行なわれる。該電圧
印加手段の電源の電圧はMIM構造の具体的構成及び所
望の電子放出特性に応じて適宜設定することができ、た
とえば3〜20Vである。この様な第1の金属層4と第
2の金属層8との間あ電圧印加により、電子は主として
該第1の金属層4の稜線5付近から供給され、第1図(
b)に示される様に、斜めと方へと放出される。即ち、
第1の金gs層4において稜線5の部分が凸形状である
こと及び絶縁体層6の該稜線5に対応する部分がステッ
プカバレージのため薄いことに基づき電界強度が大きく
なり、更に第2の金属!!!8の該稜線5に対応する部
分もステップカバレージのため薄いことに基づき電子放
出効率が高くなるからである。これより、放出電子は点
Sを頂点とし上記稜線5を通る円錐面にほぼ沿った初速
度を与えられ、あたかも点Sが発生限であるかの如くふ
るまうので、該放出゛電子を偏向あるいは加速する際に
極めて正確に所望の制御を行なうことができる。The device of this embodiment thus produced is driven by closing the switch of the voltage application means 10. The voltage of the power source of the voltage applying means can be appropriately set depending on the specific configuration of the MIM structure and desired electron emission characteristics, and is, for example, 3 to 20V. By applying a voltage between the first metal layer 4 and the second metal layer 8, electrons are mainly supplied from the vicinity of the ridge line 5 of the first metal layer 4, and as shown in FIG.
As shown in b), it is emitted diagonally. That is,
The electric field strength increases because the ridgeline 5 in the first gold gs layer 4 is convex and the insulator layer 6 corresponding to the ridgeline 5 is thin due to step coverage. metal! ! ! This is because the portion of 8 corresponding to the ridge line 5 is also thin due to step coverage, so that the electron emission efficiency is increased. From this, the emitted electrons are given an initial velocity approximately along the conical surface that has the point S as the apex and passes through the ridgeline 5, and behaves as if the point S is the limit of generation, so the emitted electrons are deflected or accelerated. When doing so, desired control can be performed extremely accurately.
本実施例においては第1の金属G4が頂面が底面よりも
小さい円錐台形状であるが、頂面が底面よりも大きい円
錐台形状や円柱形状等であっても同様の効果が得られる
。更に、上記実施例においてはmlの金属層4の稜線5
が円形状であるが、本発明においてはその他の形状も可
を歳である。たとえば、上記実施例の第1の金属層4の
形状を正多角錐台形状または正多角柱形状とした場合に
は、該金属層4の頂面と側面との交線として直線状の稜
線の集合からなる正多角形状閉ループが形成され、本発
明はこの様な場合をも包含する。また、目的によっては
該閉ループは楕円形状等の異方性を有するものであちて
もよい。In this embodiment, the first metal G4 has a truncated cone shape in which the top surface is smaller than the bottom surface, but the same effect can be obtained even if the first metal G4 has a truncated cone shape, a cylindrical shape, etc. in which the top surface is larger than the bottom surface. Furthermore, in the above embodiment, the ridge line 5 of the metal layer 4 of ml
Although the shape is circular, other shapes are also acceptable in the present invention. For example, when the shape of the first metal layer 4 in the above embodiment is a regular polygonal truncated pyramid shape or a regular polygonal prism shape, a linear ridgeline is used as the intersection line between the top surface and the side surface of the metal layer 4. A regular polygonal closed loop consisting of a set is formed, and the present invention also includes such a case. Further, depending on the purpose, the closed loop may have an anisotropic shape such as an ellipse.
第2図(&)〜(d)は本発明による電子放出素子を多
数配列してなる電子放出装置の実施例を示すものであり
、第2図(a)は部分平面図であり、第2図(b)、第
2図(c)及び第2図(d)はそれぞれそのB−B断面
図、C−C断面図及びD−D断面図である。FIGS. 2(&) to (d) show an embodiment of an electron-emitting device in which a large number of electron-emitting devices according to the present invention are arranged, FIG. 2(a) is a partial plan view, and FIG. FIG. 2(b), FIG. 2(c), and FIG. 2(d) are a BB sectional view, a CC sectional view, and a DD sectional view, respectively.
本実施例において、2は基板であり、該基板表面には所
定の巾及び深さをもっD−D方向の複数の溝3が一定の
間隔をおいて平行に配列形成されている。そして、各溝
3内に第1の金属層4が埋設されており、該金属層は一
定の間隔をおいて基板2の表面から上方へと突出せる部
分4aを有する0、IA突出部4aの形状は上記第1図
に関し説明された金属層4と同一である。6は絶縁体層
であり、基板?及び第10金屈層4更にはその突出部4
aを覆って全面に付与されている。8はB−B方向の第
2の金属層であり、絶縁体層6上にて一定の間隔をおい
て複数下行に配列されている。該金属層8の上記金属層
突出部4aに対応する部分には該突出部に対応する平面
形状の膨出部8aが形成されている。In this embodiment, 2 is a substrate, and a plurality of grooves 3 having a predetermined width and depth in the DD direction are arranged in parallel at regular intervals on the surface of the substrate. A first metal layer 4 is embedded in each groove 3, and the metal layer has portions 4a that protrude upward from the surface of the substrate 2 at regular intervals. The shape is the same as the metal layer 4 described with respect to FIG. 1 above. 6 is an insulator layer and a substrate? and the tenth metal bending layer 4 and its protrusion 4
It is applied to the entire surface covering a. Reference numeral 8 denotes a second metal layer in the B-B direction, which is arranged in a plurality of downward rows on the insulating layer 6 at regular intervals. In a portion of the metal layer 8 corresponding to the metal layer protrusion 4a, a planar bulge 8a corresponding to the protrusion is formed.
を記基板2、第1の金属層4、絶縁体層6及び第2の金
属層8は上記第1図の実施例に関し説明した材料からな
る。Substrate 2, first metal layer 4, insulator layer 6 and second metal layer 8 are made of the materials described in connection with the embodiment of FIG. 1 above.
本実施例装置は上記第1図の実施例に関し説明したと類
似の方法で作成される。The device of this embodiment is constructed in a manner similar to that described with respect to the embodiment of FIG. 1 above.
即ち、先ず、基板2の材料の表面を物理的研斥や化学的
研庁により上方に良好なモ坦度及び表面粗さとし、該基
板2の表面にフォトレジストを塗布し、パターン露光及
び現像により該レジスト層の上記溝3を形成すべき部分
に対応する部分を除去し、しかる後にウェットエツチン
グ法により基板2の表面上に溝3を形成する。尚、基板
2がガラスである場合には、エツチング液としてフッ醜
と硝酸と酢酸または純水との混合液が用いられる。That is, first, the surface of the material of the substrate 2 is made to have good flatness and surface roughness upward by physical polishing or chemical research, and a photoresist is applied to the surface of the substrate 2, and then patterned by exposure and development. A portion of the resist layer corresponding to the portion where the groove 3 is to be formed is removed, and then the groove 3 is formed on the surface of the substrate 2 by wet etching. If the substrate 2 is made of glass, a mixed solution of fluoride, nitric acid, acetic acid, or pure water is used as the etching solution.
次に、第1の金属層4を構成する金属材料を抵抗加熱蒸
着法、電子ビーム蒸着法、CVD法、プラズマCVD法
、イオンブレーティング法、クラスタイオンビーム法等
により上記溝3の深さとほぼ同一の厚さに成膜させ、し
かる後にレジスト層を溶解除去してリフトオフにより溝
3内以外の金属材料膜を除去し、かくして突出部4aを
除く第1の金属層4を形成する。Next, a metal material constituting the first metal layer 4 is deposited using a resistance heating evaporation method, an electron beam evaporation method, a CVD method, a plasma CVD method, an ion blating method, a cluster ion beam method, etc., to a depth approximately equal to the depth of the groove 3. The resist layer is formed to have the same thickness, and then the resist layer is dissolved and removed, and the metal material film outside the groove 3 is removed by lift-off, thus forming the first metal layer 4 excluding the protrusion 4a.
次に、を2第1図の実施例の場合における金属層4の形
成と同様にして突出部4aを形成し、更に絶縁体層6及
び第2の金属層8を形成する。但し、本実施例装置の場
合は第2の金属層8はパターニングされることが必要で
ある。このバターニングは通常のフォトリソグラフィー
技術により行なうことができる。Next, the protrusion 4a is formed in the same manner as the metal layer 4 in the embodiment shown in FIG. 1, and then the insulator layer 6 and the second metal layer 8 are formed. However, in the case of the device of this embodiment, the second metal layer 8 needs to be patterned. This patterning can be performed using conventional photolithography techniques.
尚、第2図においては図示されていないが、各第1の金
属層4と各第2の金属層8との間には第2の金属層側が
正となる様な電圧を適時印加するための手段が接続され
ている。従って、本実施例装置においては各第1の金属
層4と各第2の金属層8との重なりあう位と即ち突出部
4a、膨出部8aの位tにおいて、上記第1図の実施例
の様なMIM構造が形成されていることになり、いわゆ
るマトリックス駆動により所望の位tのMIM構造を適
宜駆動することができる。Although not shown in FIG. 2, a voltage is applied at appropriate times between each first metal layer 4 and each second metal layer 8 so that the second metal layer side is positive. means are connected. Therefore, in the device of this embodiment, at the position where each first metal layer 4 and each second metal layer 8 overlap, that is, at the position t of the protruding portion 4a and the bulging portion 8a, in the embodiment shown in FIG. This means that an MIM structure such as t is formed, and a desired number of MIM structures t can be appropriately driven by so-called matrix driving.
[発明の効果]
以上の様な本発明によれば、MIM構造を構成する電子
供給側の金属が絶縁体層との境界において稜線の閉ルー
プをもつ形状をなしているので、所望且つ安定な電子放
出分布を実現することが可能な電子放出素子が提供され
、かくして放出電子の正確な制御を容易に行なうことが
できる。[Effects of the Invention] According to the present invention as described above, since the metal on the electron supply side constituting the MIM structure has a shape with a closed loop of ridge lines at the boundary with the insulating layer, desired and stable electron supply can be achieved. An electron-emitting device capable of realizing an emission distribution is provided, thus making it easy to accurately control emitted electrons.
第1図(a)は電子放出素子の部分平面図であり、第1
図(b)はそのB−B断面図である。
第2図(a)は電子放出素子の部分平面図であり、第2
図(b)、第2図(C)及び第2図(d)はそれぞれそ
のB−B断面図、C−C断面図及びD−D断面図である
。
?=基板、 3:溝
4.8:金属層、 4a:突出部、
5:稜線、 6:絶縁体層、
8a:膨出部、 10:電圧印加手段。
代理人 弁理士 山 下 穣 平
つFIG. 1(a) is a partial plan view of an electron-emitting device, and the first
Figure (b) is the BB sectional view. FIG. 2(a) is a partial plan view of the electron-emitting device, and the second
FIG. 2(b), FIG. 2(C), and FIG. 2(d) are a BB sectional view, a CC sectional view, and a DD sectional view, respectively. ? =Substrate, 3: Groove 4.8: Metal layer, 4a: Protrusion, 5: Edge line, 6: Insulator layer, 8a: Swelling part, 10: Voltage application means. Agent Patent Attorney Hiratsu Yamashita
Claims (2)
に金属層が付されており、上記2つの金属間に電圧を印
加するための手段を有してなる電子放出素子おいて、絶
縁体層の下方の金属が該絶縁体層との境界において稜線
の閉ループをもつ形状をなしていることを特徴とする、
電子放出素子。(1) An electron-emitting device comprising an insulating layer on a metal, a metal layer on the insulating layer, and means for applying a voltage between the two metals. characterized in that the metal below the insulating layer has a shape with a closed loop of ridge lines at the boundary with the insulating layer,
Electron-emitting device.
請求の範囲第1項の電子放出素子。(2) The electron-emitting device according to claim 1, wherein the closed loop has a regular polygonal shape or a circular shape.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61146838A JPS634532A (en) | 1986-06-25 | 1986-06-25 | electron-emitting device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61146838A JPS634532A (en) | 1986-06-25 | 1986-06-25 | electron-emitting device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS634532A true JPS634532A (en) | 1988-01-09 |
Family
ID=15416671
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61146838A Pending JPS634532A (en) | 1986-06-25 | 1986-06-25 | electron-emitting device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS634532A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0301545A3 (en) * | 1987-07-28 | 1990-08-01 | Canon Kabushiki Kaisha | Surface conduction electron-emitting device |
| CN1115487C (en) * | 1996-03-29 | 2003-07-23 | 株式会社荏原制作所 | Casing for fluid machinery |
-
1986
- 1986-06-25 JP JP61146838A patent/JPS634532A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0301545A3 (en) * | 1987-07-28 | 1990-08-01 | Canon Kabushiki Kaisha | Surface conduction electron-emitting device |
| CN1115487C (en) * | 1996-03-29 | 2003-07-23 | 株式会社荏原制作所 | Casing for fluid machinery |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2574500B2 (en) | Manufacturing method of planar cold cathode | |
| US5243252A (en) | Electron field emission device | |
| US5192240A (en) | Method of manufacturing a microelectronic vacuum device | |
| US5214346A (en) | Microelectronic vacuum field emission device | |
| JPH0636680A (en) | Electronic element using diamond film electron source | |
| JP2654012B2 (en) | Electron emitting device and method of manufacturing the same | |
| JPH0982213A (en) | Field emission cold cathode device and manufacturing method thereof | |
| JPH0850850A (en) | Field emission electron-emitting device and method for manufacturing the same | |
| JP2969081B2 (en) | Electron emitting device having horizontal field effect and method of manufacturing the same | |
| JPS634532A (en) | electron-emitting device | |
| JPH08298068A (en) | Field emission electron source and manufacturing method thereof | |
| JPH08306302A (en) | Field emission electron source and manufacturing method thereof | |
| JPS6391925A (en) | electron-emitting device | |
| JPH0574327A (en) | Electron-emitting device | |
| JP3211572B2 (en) | Field emission type electronic device and method of manufacturing the same | |
| JPH0428138A (en) | Electron emission element and manufacture thereof | |
| JPH0797475B2 (en) | Electron-emitting device | |
| JPH05314891A (en) | Field emission cold cathode and manufacture thereof | |
| JPH03295130A (en) | electron-emitting device | |
| JP3184890B2 (en) | Electron emitting device and method of manufacturing the same | |
| JPH0793097B2 (en) | Electron-emitting device and manufacturing method thereof | |
| JPH06290702A (en) | Electron emitting element and manufacture thereof | |
| JPH04206124A (en) | Manufacture of electron emission element | |
| KR100274793B1 (en) | Line-type field emission emitter and fabrication method thereof | |
| JP3460376B2 (en) | Manufacturing method of micro cold electron source |