JPS6345857A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS6345857A JPS6345857A JP61190802A JP19080286A JPS6345857A JP S6345857 A JPS6345857 A JP S6345857A JP 61190802 A JP61190802 A JP 61190802A JP 19080286 A JP19080286 A JP 19080286A JP S6345857 A JPS6345857 A JP S6345857A
- Authority
- JP
- Japan
- Prior art keywords
- metal
- contact
- semiconductor
- wiring
- diffusion region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/01—Manufacture or treatment
- H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
- H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
- H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
- H10D84/0186—Manufacturing their interconnections or electrodes, e.g. source or drain electrodes
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置に関し、特に不純物拡散領域と金属
配線とを接続する半導体装置の配線構造に関する。
配線とを接続する半導体装置の配線構造に関する。
従来の半導体集積装置における配線構造は、半導体基板
に能動領域を形成し、半導体全面を被う絶縁膜の必要個
所にピアホールを設け、−ｍ的には、ポリシリコンの薄
い層を介したアルミニューム等による電極配線を有した
構造を成している。
に能動領域を形成し、半導体全面を被う絶縁膜の必要個
所にピアホールを設け、−ｍ的には、ポリシリコンの薄
い層を介したアルミニューム等による電極配線を有した
構造を成している。
従来のＣＭＯＳインバータの構造の一例として、第２図
に回路図、第３図（ａ）、（ｂ）に平面図とそのｎ−ｎ
”断面図を示している。図中、１はゲー１〜．２’ 、
３’はドレイン、ソース側のアレミニラム（金属）配線
、５は絶縁層、６はロコス酸化膜、７はトレイン、８は
ソース、９はＮ−ウェル、１０はＰ型基板、１１はポリ
シリコン層、１２はコンタクトウェル拡散層を示す。
に回路図、第３図（ａ）、（ｂ）に平面図とそのｎ−ｎ
”断面図を示している。図中、１はゲー１〜．２’ 、
３’はドレイン、ソース側のアレミニラム（金属）配線
、５は絶縁層、６はロコス酸化膜、７はトレイン、８は
ソース、９はＮ−ウェル、１０はＰ型基板、１１はポリ
シリコン層、１２はコンタクトウェル拡散層を示す。
一般に、ＭＯＳＦＥＴに於いては、基板電圧効果がある
ため、基板電位を一定の値（電源電位が、又は接地電位
）に保つ必要があるが、従来の配線構造では、ウェル９
及び基板（サブストレート）１０への接続を取るための
拡散領域をＭＯ３ＦＥＴのソース領域７、ドレイン領域
８以外に必要とするので、高集積化を阻む原因となって
いた。
ため、基板電位を一定の値（電源電位が、又は接地電位
）に保つ必要があるが、従来の配線構造では、ウェル９
及び基板（サブストレート）１０への接続を取るための
拡散領域をＭＯ３ＦＥＴのソース領域７、ドレイン領域
８以外に必要とするので、高集積化を阻む原因となって
いた。
本発明の目的は、このような問題点を解決し、高集積化
を可能とした半導体装置を提供することにある。
を可能とした半導体装置を提供することにある。
本発明の構成は、半導体に対する拡散係数の大きい第１
の金属からなる金属配線を有する半導体装置に於いて、
少くとも前記半導体の不純物拡散領域と前記金属配線と
の接触部に、前記半導体に対する拡散係数の小さい第２
の金属を選択的に介在させ、前記第２の金属を介在させ
ない個所は前記第１の金属配線が直接に前記不純物拡散
領域に接続されるようにしたことを特徴とする。
の金属からなる金属配線を有する半導体装置に於いて、
少くとも前記半導体の不純物拡散領域と前記金属配線と
の接触部に、前記半導体に対する拡散係数の小さい第２
の金属を選択的に介在させ、前記第２の金属を介在させ
ない個所は前記第１の金属配線が直接に前記不純物拡散
領域に接続されるようにしたことを特徴とする。
次に本発明について図面を参照して説明する。
第１図（ａ）、（ｂ）は本発明の一実施例を示す平面図
およびそのＩ−Ｉ’部分の断面図であり、第２図のＣＭ
ＯＳインバータの回路を示してイル。図中、１はＭｏＳ
のゲート、２，３は半導体に対する拡散係数の大きい金
属、例えは金からなる配線、４は半導体に対する拡散係
数の小さい金属、例えは窒化チタンからなる金属マスク
、５は眉間絶縁膜、６はロコス酸化膜、７はソース（Ｐ
”）、８はドレイン（Ｐ”）である。
およびそのＩ−Ｉ’部分の断面図であり、第２図のＣＭ
ＯＳインバータの回路を示してイル。図中、１はＭｏＳ
のゲート、２，３は半導体に対する拡散係数の大きい金
属、例えは金からなる配線、４は半導体に対する拡散係
数の小さい金属、例えは窒化チタンからなる金属マスク
、５は眉間絶縁膜、６はロコス酸化膜、７はソース（Ｐ
”）、８はドレイン（Ｐ”）である。
ソース７に於けるコンタクトには、金が直接に不純物拡
散層に接触し、ある温度で、ソースのジャンクション深
さより決まる一定時間熱処理することにより、図に示す
様に、部分的なジャンクション破壊２０がなされ、電源
■ＤＤとウェル（ｗｅｌｌ）９及びソース７との接続が
、１個のコンタクトにより形成される。一方、ドレイン
８側は、窒化チタン（４）により、金の熱拡散が防止さ
れるため、ジャンクションの破壊は起らない。本実施例
は、ウェルコンタクト、サブストレートコンタクト専用
の拡散領域を必要としないことは明らかであり、また必
要な接続点も減少している。
散層に接触し、ある温度で、ソースのジャンクション深
さより決まる一定時間熱処理することにより、図に示す
様に、部分的なジャンクション破壊２０がなされ、電源
■ＤＤとウェル（ｗｅｌｌ）９及びソース７との接続が
、１個のコンタクトにより形成される。一方、ドレイン
８側は、窒化チタン（４）により、金の熱拡散が防止さ
れるため、ジャンクションの破壊は起らない。本実施例
は、ウェルコンタクト、サブストレートコンタクト専用
の拡散領域を必要としないことは明らかであり、また必
要な接続点も減少している。
以上説明したように、本発明は半導体に対して拡散係数
の大きい金属で配線を形成し、任意の不純物拡散層との
接続点を半導体に対して拡散係数の小さい金属で選択的
にマスクし、マスクされていない接続点に於けるＰ−Ｎ
接合を配線金属の拡散によって破壊することにより、Ｍ
ＯＳＦＥＴのソース部と、サブストレートコンタクト又
はウェルコンタクトとを１つの接点として形成でき、サ
ブストレートコンタクト又はウェルコンタクトを形成す
る専用の不純物拡散層が不要となるので、集積回路のよ
り高集積化ができ、かつ能動的接点の減少により、製遺
歩留りも向上するという効果がある。
の大きい金属で配線を形成し、任意の不純物拡散層との
接続点を半導体に対して拡散係数の小さい金属で選択的
にマスクし、マスクされていない接続点に於けるＰ−Ｎ
接合を配線金属の拡散によって破壊することにより、Ｍ
ＯＳＦＥＴのソース部と、サブストレートコンタクト又
はウェルコンタクトとを１つの接点として形成でき、サ
ブストレートコンタクト又はウェルコンタクトを形成す
る専用の不純物拡散層が不要となるので、集積回路のよ
り高集積化ができ、かつ能動的接点の減少により、製遺
歩留りも向上するという効果がある。
第１図（ａ＞、（ｂ）は本発明の一実施例のＣＭＯＳイ
ンバータの平面図およびそのＩ−１’に於ける断面図、
第２図は従来のＣＭＯＳインバータの一例の回路図、第
３図（ａ）、（ｂ）は従来のＣＭＯＳインバータの一例
の平面図およびそのｎ−ｍ’断面図である。 １・・・ゲート、２，２′・・・ドレイン側の金属配線
、３．３′・・・ソース側の金属配線、４・・・低拡散
係数を有する金属マスク、５・・・層間絶縁膜、６・・
・ロコス酸化膜、７・・・ソース、８・・・ドレイン、
９・・・Ｎ型ウェル、１０・・・Ｐ型基板、１１・・・
ポリシリコン層、１２・・・コンタク１−ウェル用拡散
層。 ＼、−−ｔ
ンバータの平面図およびそのＩ−１’に於ける断面図、
第２図は従来のＣＭＯＳインバータの一例の回路図、第
３図（ａ）、（ｂ）は従来のＣＭＯＳインバータの一例
の平面図およびそのｎ−ｍ’断面図である。 １・・・ゲート、２，２′・・・ドレイン側の金属配線
、３．３′・・・ソース側の金属配線、４・・・低拡散
係数を有する金属マスク、５・・・層間絶縁膜、６・・
・ロコス酸化膜、７・・・ソース、８・・・ドレイン、
９・・・Ｎ型ウェル、１０・・・Ｐ型基板、１１・・・
ポリシリコン層、１２・・・コンタク１−ウェル用拡散
層。 ＼、−−ｔ
Claims (1)
- 半導体に対する拡散係数の大きい第１の金属からなる
金属配線を有する半導体装置に於いて、少くとも前記半
導体の不純物拡散領域と前記金属配線との接触部に、前
記半導体に対する拡散係数の小さい第２の金属を選択的
に介在させ、前記第２の金属を介在させない個所は前記
第１の金属配線が直接に前記不純物拡散領域に接続され
るようにしたことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61190802A JPS6345857A (ja) | 1986-08-13 | 1986-08-13 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61190802A JPS6345857A (ja) | 1986-08-13 | 1986-08-13 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6345857A true JPS6345857A (ja) | 1988-02-26 |
Family
ID=16263986
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61190802A Pending JPS6345857A (ja) | 1986-08-13 | 1986-08-13 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6345857A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5856977A (ja) * | 1981-09-30 | 1983-04-04 | ヤマハ発動機株式会社 | 自動二輪車のヘツドランプカウリング構造 |
| JPS5877257A (ja) * | 1981-11-04 | 1983-05-10 | Hitachi Ltd | 超高信頼性電極 |
-
1986
- 1986-08-13 JP JP61190802A patent/JPS6345857A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5856977A (ja) * | 1981-09-30 | 1983-04-04 | ヤマハ発動機株式会社 | 自動二輪車のヘツドランプカウリング構造 |
| JPS5877257A (ja) * | 1981-11-04 | 1983-05-10 | Hitachi Ltd | 超高信頼性電極 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH09115999A (ja) | 半導体集積回路装置 | |
| JPS6345857A (ja) | 半導体装置 | |
| JPH02271674A (ja) | 半導体装置 | |
| JPH1174530A (ja) | 半導体集積回路装置及びその製造方法 | |
| JPS60200541A (ja) | 半導体装置 | |
| JP2748938B2 (ja) | 半導体集積回路装置 | |
| JPH01194349A (ja) | 半導体装置 | |
| JPS62248256A (ja) | 半導体装置 | |
| JP2509173B2 (ja) | 相補型ｍｉｓｆｅｔを有する半導体集積回路装置の製造方法 | |
| JPS6074658A (ja) | 半導体集積回路装置 | |
| JPH0247849A (ja) | 半導体装置 | |
| JPS6394667A (ja) | 半導体集積回路 | |
| JP2560218B2 (ja) | 半導体装置の製造方法 | |
| JPH02214164A (ja) | 入力保護回路を備えたｍｏｓｆｅｔ | |
| JPH0319709B2 (ja) | ||
| JP2001223277A (ja) | 入出力保護回路 | |
| JPH0468575A (ja) | 半導体集積回路の静電破壊保護素子 | |
| JP2624373B2 (ja) | 半導体装置 | |
| JPH0426791B2 (ja) | ||
| JPH065748B2 (ja) | 半導体装置の静電破壊防止装置 | |
| JPS63204628A (ja) | 半導体集積回路 | |
| JPH08316421A (ja) | 半導体集積回路装置 | |
| JPS63115360A (ja) | 薄膜半導体装置 | |
| JPH0199261A (ja) | 半導体装置およびその製造方法 | |
| JPS627148A (ja) | 相補型半導体装置及びその製造方法 |