JPS63204628A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPS63204628A JPS63204628A JP3695487A JP3695487A JPS63204628A JP S63204628 A JPS63204628 A JP S63204628A JP 3695487 A JP3695487 A JP 3695487A JP 3695487 A JP3695487 A JP 3695487A JP S63204628 A JPS63204628 A JP S63204628A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- wiring layer
- power supply
- gate electrode
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体集積回路に関し、特にＭＯ８型半導体集
積回路の電源配線におけるエレクトロ・マイグレーショ
ンの軽減に関する。
積回路の電源配線におけるエレクトロ・マイグレーショ
ンの軽減に関する。
従来、この種のＭＯ３型半導体集積回路は第３図に示す
様に、Ｐ型の半導体基板１に形成されたＮ型の拡散領域
２と、その各々の間のチャネル領域上部にゲート酸化膜
３を介して形成され°るポリシリコン・ゲート電極４か
ら構成されるＮチャネルＭＯ８Ｔと、同一基板上に構成
される他のＮチャ永ルＭＯ８Ｔとの接続及びＭＯ３Ｔを
構成するポリシリコン・ゲート電極あるいはＮ型の拡散
領域と電源アルミニウム配線５とを接続す蔦アルミニウ
ム配線６とから構成される。
様に、Ｐ型の半導体基板１に形成されたＮ型の拡散領域
２と、その各々の間のチャネル領域上部にゲート酸化膜
３を介して形成され°るポリシリコン・ゲート電極４か
ら構成されるＮチャネルＭＯ８Ｔと、同一基板上に構成
される他のＮチャ永ルＭＯ８Ｔとの接続及びＭＯ３Ｔを
構成するポリシリコン・ゲート電極あるいはＮ型の拡散
領域と電源アルミニウム配線５とを接続す蔦アルミニウ
ム配線６とから構成される。
以上の様な構成を有するＭＯ３型半導体集積回路におい
て電源アルミニウム配線５はアルミニウム配線６を形成
するのと同一の製造工程による単一の配線層であった。
て電源アルミニウム配線５はアルミニウム配線６を形成
するのと同一の製造工程による単一の配線層であった。
上述した従来の半導体集積回路は、電源配線がアルミニ
ウム配線のみであり、多数のトランジスタが接続される
と大きな電流がアルミニウム配線に流れ電流密度が高く
なる為、エレクトロ・マイグレーションが起り易いとい
う欠点がある。
ウム配線のみであり、多数のトランジスタが接続される
と大きな電流がアルミニウム配線に流れ電流密度が高く
なる為、エレクトロ・マイグレーションが起り易いとい
う欠点がある。
本発明の半導体集積回路は、半導体基板に設けられたＭ
工Ｓトランジスタ及び前記ＭＩＳトランジスタに電力を
供給する電源配線とを含む半導体′集積回路において、
前記電源配線は、前記ＭＩＳトランジスタのゲート電極
と同一材料からなる第１配線層とその上に接続孔を有す
る眉間絶縁層を介して設けられた第２配線層とからなる
ものである。
工Ｓトランジスタ及び前記ＭＩＳトランジスタに電力を
供給する電源配線とを含む半導体′集積回路において、
前記電源配線は、前記ＭＩＳトランジスタのゲート電極
と同一材料からなる第１配線層とその上に接続孔を有す
る眉間絶縁層を介して設けられた第２配線層とからなる
ものである。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の第１の実施例を示す半導体チップの断
面図であり、Ｐ型の半導体基板１に形成されたＮ型の拡
散領域２と、その各々の間のチャネル領域上部にゲート
配線Ｍ３を介して形成されるポリシリコン・ゲート電極
４から構成されるＮチャネルＭＯＳＴと、同一基板上に
構成される他のＮチャネルＭＯＳＴとの接続及びＮチャ
ネルＭＯＳＴを構成するポリシリコン・ゲート電極ある
いはＮ型の拡散領域と電源配線の１部であるアルミニウ
ムからなる第２配線層５′とを接続するアルミニウム配
線６、更にポリシリコン・ゲート電極４と同一の製造工
程において形成されるポリシリコンからなる第１配線層
７によって構成されており、第１配線層７は第２配線層
５′の下部全面に酸化シリコンからなる層間絶縁層８を
挟んで形成され、眉間絶縁層８に設けられた少なくとも
１つ以上の接続孔によって第１配線層７と第２配線層５
′とが接続されて電源配線を構成している。従って、電
流が第１．第２の配線層に分流する為、アルミニウム配
線だけの場合に比較して電流密度を下げることができ、
エレクトロ・マイグレーションを軽減できる。
面図であり、Ｐ型の半導体基板１に形成されたＮ型の拡
散領域２と、その各々の間のチャネル領域上部にゲート
配線Ｍ３を介して形成されるポリシリコン・ゲート電極
４から構成されるＮチャネルＭＯＳＴと、同一基板上に
構成される他のＮチャネルＭＯＳＴとの接続及びＮチャ
ネルＭＯＳＴを構成するポリシリコン・ゲート電極ある
いはＮ型の拡散領域と電源配線の１部であるアルミニウ
ムからなる第２配線層５′とを接続するアルミニウム配
線６、更にポリシリコン・ゲート電極４と同一の製造工
程において形成されるポリシリコンからなる第１配線層
７によって構成されており、第１配線層７は第２配線層
５′の下部全面に酸化シリコンからなる層間絶縁層８を
挟んで形成され、眉間絶縁層８に設けられた少なくとも
１つ以上の接続孔によって第１配線層７と第２配線層５
′とが接続されて電源配線を構成している。従って、電
流が第１．第２の配線層に分流する為、アルミニウム配
線だけの場合に比較して電流密度を下げることができ、
エレクトロ・マイグレーションを軽減できる。
第２図は本発明の第２の実施例を示す半導体チップの断
面図である。
面図である。
この実施例は、第１の実施例のポリシリコンの代りに高
融点金属のモリブデンを用いている外は同じである。
融点金属のモリブデンを用いている外は同じである。
モリブデンはポリシリコンより導電性がよいので、第１
配ｖＡ層７′により多く分流できるのでアルミニウムか
らなる第２配線層５′のエレクトロ・マイグレーション
を一層軽減できる。
配ｖＡ層７′により多く分流できるのでアルミニウムか
らなる第２配線層５′のエレクトロ・マイグレーション
を一層軽減できる。
以上説明したように本発明は、半導体集積回路のＭＩＳ
トランジスタのゲート電極と同一の材料・同一製造工程
において形成される第１配線層をアルミニウムからなる
第１配線層の下部全面に眉間絶縁層を挟んで配置し、眉
間絶縁層に設けられた少なくとも１つ以上の接続孔によ
って２つの配線層を接続した電源配線を有しているので
、製造工程を増加することなく、電源配線を構成する第
１配線層の電流密度を下げることができ、エレクトロ・
マイグレーションを軽減できる効果がある。
トランジスタのゲート電極と同一の材料・同一製造工程
において形成される第１配線層をアルミニウムからなる
第１配線層の下部全面に眉間絶縁層を挟んで配置し、眉
間絶縁層に設けられた少なくとも１つ以上の接続孔によ
って２つの配線層を接続した電源配線を有しているので
、製造工程を増加することなく、電源配線を構成する第
１配線層の電流密度を下げることができ、エレクトロ・
マイグレーションを軽減できる効果がある。
第１図は本発明の第１の実施例を示す半導体チップの断
面図、第２図は本発明の第２の実施例を示す半導体チッ
プの断面図、第３図は従来のＭＯ９型半導体集積回路の
例を示す半導体チップの断面図である。 ｌ・・・半導体基板、２・・・拡散領域、３・・・ゲー
ト酸化膜、４・・・ポリシリコン・ゲート電極、５・・
・電源アルミニウム配線、５′・・・第２配線層、６・
・・アルミニウム配線、７・・・第１配線層、８・・・
層間絶縁層、９・・・カバー酸化膜、１０・・・フィー
ルド酸化膜、１１・・・モリブデン・ゲート電極。 代理人 弁理士 内 原 晋と（τ−５＜］；
面図、第２図は本発明の第２の実施例を示す半導体チッ
プの断面図、第３図は従来のＭＯ９型半導体集積回路の
例を示す半導体チップの断面図である。 ｌ・・・半導体基板、２・・・拡散領域、３・・・ゲー
ト酸化膜、４・・・ポリシリコン・ゲート電極、５・・
・電源アルミニウム配線、５′・・・第２配線層、６・
・・アルミニウム配線、７・・・第１配線層、８・・・
層間絶縁層、９・・・カバー酸化膜、１０・・・フィー
ルド酸化膜、１１・・・モリブデン・ゲート電極。 代理人 弁理士 内 原 晋と（τ−５＜］；
Claims (1)
- 半導体基板に設けられたＭＩＳトランジスタ及び前記
ＭＩＳトランジスタに電力を供給する電源配線とを含む
半導体集積回路において、前記電源配線は、前記ＭＩＳ
トランジスタのゲート電極と同一材料からなる第１配線
層とその上に接続孔を有する層間絶縁層を介して設けら
れた第２配線層とからなることを特徴とする半導体集積
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3695487A JPS63204628A (ja) | 1987-02-19 | 1987-02-19 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3695487A JPS63204628A (ja) | 1987-02-19 | 1987-02-19 | 半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63204628A true JPS63204628A (ja) | 1988-08-24 |
Family
ID=12484139
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3695487A Pending JPS63204628A (ja) | 1987-02-19 | 1987-02-19 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63204628A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5280190A (en) * | 1991-03-21 | 1994-01-18 | Industrial Technology Research Institute | Self aligned emitter/runner integrated circuit |
| WO2020253491A1 (zh) * | 2019-06-19 | 2020-12-24 | Oppo广东移动通信有限公司 | 充电电路、充电芯片、移动终端及充电系统 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5457881A (en) * | 1977-10-17 | 1979-05-10 | Seiko Epson Corp | Semiconductor device |
| JPS57132352A (en) * | 1981-02-10 | 1982-08-16 | Mitsubishi Electric Corp | Complementary type metal oxide semiconductor integrated circuit device |
| JPS5810838A (ja) * | 1981-07-14 | 1983-01-21 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPS60117766A (ja) * | 1983-11-30 | 1985-06-25 | Nec Corp | 半導体装置 |
-
1987
- 1987-02-19 JP JP3695487A patent/JPS63204628A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5457881A (en) * | 1977-10-17 | 1979-05-10 | Seiko Epson Corp | Semiconductor device |
| JPS57132352A (en) * | 1981-02-10 | 1982-08-16 | Mitsubishi Electric Corp | Complementary type metal oxide semiconductor integrated circuit device |
| JPS5810838A (ja) * | 1981-07-14 | 1983-01-21 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPS60117766A (ja) * | 1983-11-30 | 1985-06-25 | Nec Corp | 半導体装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5280190A (en) * | 1991-03-21 | 1994-01-18 | Industrial Technology Research Institute | Self aligned emitter/runner integrated circuit |
| WO2020253491A1 (zh) * | 2019-06-19 | 2020-12-24 | Oppo广东移动通信有限公司 | 充电电路、充电芯片、移动终端及充电系统 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02168646A (ja) | 半導体装置およびその製造方法 | |
| JPS63308386A (ja) | 半導体装置とその製造方法 | |
| JPS63102264A (ja) | 薄膜半導体装置 | |
| JPS63204628A (ja) | 半導体集積回路 | |
| JPH02178965A (ja) | 絶縁分離型電界効果半導体装置 | |
| JPS60200541A (ja) | 半導体装置 | |
| JPS63158866A (ja) | 相補形半導体装置 | |
| JPH0247849A (ja) | 半導体装置 | |
| JPH01194349A (ja) | 半導体装置 | |
| JPH061816B2 (ja) | 半導体装置の製造方法 | |
| JPS6394667A (ja) | 半導体集積回路 | |
| JPH03120752A (ja) | 半導体装置及びその製造方法 | |
| JPS61194764A (ja) | 半導体装置の製造方法 | |
| JPS63114160A (ja) | 相補型ｍｉｓｆｅｔ集積回路 | |
| JPH0341479Y2 (ja) | ||
| JP2993041B2 (ja) | 相補型ｍｏｓ半導体装置 | |
| JPH0766965B2 (ja) | 半導体装置とその製造方法 | |
| JPH06216322A (ja) | 半導体集積回路装置 | |
| JPS632365A (ja) | 半導体集積回路の製造方法 | |
| JPS6110978B2 (ja) | ||
| JPS61180455A (ja) | 半導体メモリ装置 | |
| JPS63258057A (ja) | 半導体集積回路 | |
| JPH04196440A (ja) | 半導体装置 | |
| JPH01248555A (ja) | 半導体装置 | |
| JPH03112151A (ja) | 能動層積層素子 |