JPS6346480B2 - - Google Patents
Info
- Publication number
- JPS6346480B2 JPS6346480B2 JP55167587A JP16758780A JPS6346480B2 JP S6346480 B2 JPS6346480 B2 JP S6346480B2 JP 55167587 A JP55167587 A JP 55167587A JP 16758780 A JP16758780 A JP 16758780A JP S6346480 B2 JPS6346480 B2 JP S6346480B2
- Authority
- JP
- Japan
- Prior art keywords
- operational amplifier
- current detection
- current
- detection resistor
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000006243 chemical reaction Methods 0.000 claims description 13
- 238000001514 detection method Methods 0.000 claims description 12
- 230000005669 field effect Effects 0.000 description 13
- 230000007423 decrease Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000005259 measurement Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Landscapes
- Arrangements For Transmission Of Measured Signals (AREA)
- Transmission And Conversion Of Sensor Element Output (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】
本発明は、変換電流を接地負荷へ供給するに好
適な電圧電流変換回路に関するものである。（以
下、本明細書において接地とは零電位部分への接
続の意である。） この種の電圧電流変換回路は、信号の伝送に際
して線路抵抗の影響を受けないという特長を有す
るため工業計測分野において広く用いられてお
り、従来各種の構成のものが提案実施されている
が、何れも変換精度が良好でなく、変換特性を定
める抵抗の数も５個又は６個等の比較的多数を要
し、ゲイン及びオフセツト調整の他に負荷の影響
を小ならしめるために抵抗相互間の微妙な調整を
行なう必要がある等の欠点を有する。
適な電圧電流変換回路に関するものである。（以
下、本明細書において接地とは零電位部分への接
続の意である。） この種の電圧電流変換回路は、信号の伝送に際
して線路抵抗の影響を受けないという特長を有す
るため工業計測分野において広く用いられてお
り、従来各種の構成のものが提案実施されている
が、何れも変換精度が良好でなく、変換特性を定
める抵抗の数も５個又は６個等の比較的多数を要
し、ゲイン及びオフセツト調整の他に負荷の影響
を小ならしめるために抵抗相互間の微妙な調整を
行なう必要がある等の欠点を有する。
本発明は、簡単な構成で変換精度が高く、供給
電流の設定調整が容易なると共に接地負荷への電
流供給に好適な電圧電流変換回路を実現すること
を目的とする。
電流の設定調整が容易なると共に接地負荷への電
流供給に好適な電圧電流変換回路を実現すること
を目的とする。
第１図は、本発明の一実施例を示す結線図で、
OP１及びOP２は演算増幅器、Ｔ１及びＴ２は入
力端子、TCは接地端子、Ｒ１は入力抵抗、Ｒ２
及びＲ３は電流検出抵抗、Ｑ１はＮチヤンネル形
電界効果トランジスタ、TOは出力端子、RLは
接地負荷である。
OP１及びOP２は演算増幅器、Ｔ１及びＴ２は入
力端子、TCは接地端子、Ｒ１は入力抵抗、Ｒ２
及びＲ３は電流検出抵抗、Ｑ１はＮチヤンネル形
電界効果トランジスタ、TOは出力端子、RLは
接地負荷である。
入力端子Ｔ１と接地端子TC間に入力直流電圧
Ｅ１を加えると共に入力端子Ｔ２と接地端子TC
間に入力直流電圧Ｅ２を加えると、入力電圧Ｅ１
及びＥ２の差に対応する演算増幅器OP１の出力
に応じて電界効果トランジスタＱ１の内部抵抗が
制御され、抵抗Ｒ２に流れる電流が負帰還され、
又、抵抗Ｒ２及びＲ３における電圧降下が等しく
なるように制御が行なわれる。
Ｅ１を加えると共に入力端子Ｔ２と接地端子TC
間に入力直流電圧Ｅ２を加えると、入力電圧Ｅ１
及びＥ２の差に対応する演算増幅器OP１の出力
に応じて電界効果トランジスタＱ１の内部抵抗が
制御され、抵抗Ｒ２に流れる電流が負帰還され、
又、抵抗Ｒ２及びＲ３における電圧降下が等しく
なるように制御が行なわれる。
今、抵抗Ｒ１に流れる電流をｉ１とすると、
i1＝E2−E1／R1 ……(1)
出力端子TOから接地負荷RLに供給される出
力電流をIOとし、電流ｉ１及びIOの大きさを演
算増幅器OP１及びOP２の入力バイアス電流及び
電界効果トランジスタＱ１のゲート漏れ電流に比
し十分大ならしめると、 IO・R3＝ｉ１・Ｒ２ ……(2) (1)式及び(2)式から IO＝（Ｅ２−Ｅ１）Ｒ２／Ｒ１・Ｒ３ ……(3) (3)式から明らかなように変換出力電流IOは入
力電圧Ｅ１及びＥ２の差に比例し、抵抗Ｒ１ない
しＲ３の大きさを変えることにより出力ゲインを
変化せしめ得ると共に(3)式には負荷抵抗RLの項
が含まれていないことから明らかなように負荷抵
抗の影響を受けることはない。又、演算増幅器
OP１の反転入力端子に外部回路から適当な大き
さの電流を供給加算することによつて出力電流の
オフセツト調整を行なうことが出来る。
力電流をIOとし、電流ｉ１及びIOの大きさを演
算増幅器OP１及びOP２の入力バイアス電流及び
電界効果トランジスタＱ１のゲート漏れ電流に比
し十分大ならしめると、 IO・R3＝ｉ１・Ｒ２ ……(2) (1)式及び(2)式から IO＝（Ｅ２−Ｅ１）Ｒ２／Ｒ１・Ｒ３ ……(3) (3)式から明らかなように変換出力電流IOは入
力電圧Ｅ１及びＥ２の差に比例し、抵抗Ｒ１ない
しＲ３の大きさを変えることにより出力ゲインを
変化せしめ得ると共に(3)式には負荷抵抗RLの項
が含まれていないことから明らかなように負荷抵
抗の影響を受けることはない。又、演算増幅器
OP１の反転入力端子に外部回路から適当な大き
さの電流を供給加算することによつて出力電流の
オフセツト調整を行なうことが出来る。
尚、Ｎチヤンネル形電界効果トランジスタＱ１
を可変抵抗素子として用いる代りにＰチヤンネル
形電界効果トランジスタを用いる場合には、演算
増幅器OP１の入力端子の極性を反転せしめるこ
とによつて前記と全く同様の作動を行わせ得る。
又、可変抵抗素子として電界効果トランジスタを
用いる代りに通常のトランジスタ或は光結合素
子、即ち入力に応じて発光量の変化する素子と受
光量に応じて抵抗の変化する素子を組合せて成る
光結合素子等を用いてもよい。
を可変抵抗素子として用いる代りにＰチヤンネル
形電界効果トランジスタを用いる場合には、演算
増幅器OP１の入力端子の極性を反転せしめるこ
とによつて前記と全く同様の作動を行わせ得る。
又、可変抵抗素子として電界効果トランジスタを
用いる代りに通常のトランジスタ或は光結合素
子、即ち入力に応じて発光量の変化する素子と受
光量に応じて抵抗の変化する素子を組合せて成る
光結合素子等を用いてもよい。
この実施例においては、出力端子TOの出力電
圧EOが演算増幅器OP２の非反転入力端子に直接
加えられるため電界効果トランジスタＱ１におけ
る電圧損失分だけ入力電圧Ｅ２を出力電圧EOよ
り低く保つ必要がある。
圧EOが演算増幅器OP２の非反転入力端子に直接
加えられるため電界効果トランジスタＱ１におけ
る電圧損失分だけ入力電圧Ｅ２を出力電圧EOよ
り低く保つ必要がある。
第２図は、このような制限を受けるおそれのな
いように構成した一例を示す結線図で、OP１及
びOP２は演算増幅器、Ｔ１及びＴ２は入力端子、
TCは接地端子、Ｒ１は入力抵抗、Ｒ２及びＲ３
は電流検出抵抗、Ｃは帰還コンデンサ、Ｑ１及び
Ｑ２は電界効果トランジスタ、Ｑ３はトランジス
タ、Ｒ４はバイアス抵抗、TOは出力端子、TDC
は直流電源接続端子、RLは接地負荷である。
いように構成した一例を示す結線図で、OP１及
びOP２は演算増幅器、Ｔ１及びＴ２は入力端子、
TCは接地端子、Ｒ１は入力抵抗、Ｒ２及びＲ３
は電流検出抵抗、Ｃは帰還コンデンサ、Ｑ１及び
Ｑ２は電界効果トランジスタ、Ｑ３はトランジス
タ、Ｒ４はバイアス抵抗、TOは出力端子、TDC
は直流電源接続端子、RLは接地負荷である。
端子TDCに直流電源を接続し、入力端子Ｔ１
及び接地端子TC間に入力直流電圧Ｅ１を、入力
端子Ｔ２及び接地端子TC間に入力直流電圧Ｅ２
をそれぞれ加えると、前実施例と同様に入力電圧
Ｅ１及びＥ２の差に対応する演算増幅器OP１の
出力に応じて電界効果トランジスタＱ１の内部抵
抗が制御され、演算増幅器OP２の出力に応じて
電界効果トランジスタＱ２を介してトランジスタ
Ｑ３の内部抵抗が制御される。即ち、演算増幅器
OP２の出力電圧が上昇（又は低下）して電界効
果トランジスタＱ２のゲート電圧が上昇（又は低
下）すると、そのドレイン電流が増加（又は減
少）し、トランジスタＱ３のベース電流が減少
（又は増加）してその内部抵抗が増加（又は減少）
して抵抗Ｒ３及びトランジスタＱ３の接続点の電
位と、抵抗Ｒ２及び電界効果トランジスタＱ１の
接続点の電位が等しくなるように、即ち、抵抗Ｒ
２及びＲ３における電圧降下が互に等しくなるよ
うに制御が行われる。
及び接地端子TC間に入力直流電圧Ｅ１を、入力
端子Ｔ２及び接地端子TC間に入力直流電圧Ｅ２
をそれぞれ加えると、前実施例と同様に入力電圧
Ｅ１及びＥ２の差に対応する演算増幅器OP１の
出力に応じて電界効果トランジスタＱ１の内部抵
抗が制御され、演算増幅器OP２の出力に応じて
電界効果トランジスタＱ２を介してトランジスタ
Ｑ３の内部抵抗が制御される。即ち、演算増幅器
OP２の出力電圧が上昇（又は低下）して電界効
果トランジスタＱ２のゲート電圧が上昇（又は低
下）すると、そのドレイン電流が増加（又は減
少）し、トランジスタＱ３のベース電流が減少
（又は増加）してその内部抵抗が増加（又は減少）
して抵抗Ｒ３及びトランジスタＱ３の接続点の電
位と、抵抗Ｒ２及び電界効果トランジスタＱ１の
接続点の電位が等しくなるように、即ち、抵抗Ｒ
２及びＲ３における電圧降下が互に等しくなるよ
うに制御が行われる。
したがつて前実施例同様、抵抗Ｒ３及びトラン
ジスタＱ３を流れる電流、即ち出力電流IOは入
力電圧Ｅ１及びＥ２の差に比例することとなる。
ジスタＱ３を流れる電流、即ち出力電流IOは入
力電圧Ｅ１及びＥ２の差に比例することとなる。
本実施例においては、出力端子TOと抵抗Ｒ３
間にトランジスタＱ３が介在すると共に出力電圧
EOが演算増幅器OP２の反転入力端子に直接加え
られないので、入力電圧Ｅ２が出力電圧EOより
高い場合にも正常に電圧電流変換動作を営ませる
ことが出来る。
間にトランジスタＱ３が介在すると共に出力電圧
EOが演算増幅器OP２の反転入力端子に直接加え
られないので、入力電圧Ｅ２が出力電圧EOより
高い場合にも正常に電圧電流変換動作を営ませる
ことが出来る。
尚、トランジスタＱ３のバイアス回路を図示の
ように抵抗Ｒ４を以て自己バイアス回路に形成す
る代りに抵抗Ｒ４の一端を定電流源又は定電圧源
より成るバイアス電源に接続してバイアス電圧を
供給するように形成してもよく、この場合には直
線的な変換誤差を生ずる欠点があるが、トランジ
スタＱ３の出力電圧を高くとれる利点を有する。
又、電界効果トランジスタＱ２を通常のトランジ
スタを以て置換え、トランジスタＱ３と共にダー
リントン回路を形成せしめてもよく、この場合に
はトランジスタのベース電流によつて変換誤差を
生ずるが、用途によつては支障なく使用可能であ
る。
ように抵抗Ｒ４を以て自己バイアス回路に形成す
る代りに抵抗Ｒ４の一端を定電流源又は定電圧源
より成るバイアス電源に接続してバイアス電圧を
供給するように形成してもよく、この場合には直
線的な変換誤差を生ずる欠点があるが、トランジ
スタＱ３の出力電圧を高くとれる利点を有する。
又、電界効果トランジスタＱ２を通常のトランジ
スタを以て置換え、トランジスタＱ３と共にダー
リントン回路を形成せしめてもよく、この場合に
はトランジスタのベース電流によつて変換誤差を
生ずるが、用途によつては支障なく使用可能であ
る。
以上の説明から明らかなように、本発明回路は
変換特性を定める抵抗がわずかに３個で足り、原
理的に負荷の影響を受けることがないから各抵抗
値の設定が極めて容易で、変換精度を高めること
も容易である特長を有する。
変換特性を定める抵抗がわずかに３個で足り、原
理的に負荷の影響を受けることがないから各抵抗
値の設定が極めて容易で、変換精度を高めること
も容易である特長を有する。
第１図及び第２図は、それぞれ本発明の一実施
例を示す結線図で、OP１及びOP２：演算増幅
器、Ｔ１及びＴ２：入力端子、TC：接地端子、
Ｒ１：入力抵抗、Ｒ２及びＲ３：電流検出抵抗、
Ｑ１及びＱ２：電界効果トランジスタ、Ｃ：帰還
コンデンサ、Ｑ３：トランジスタ、Ｒ４：バイア
ス抵抗、TDC：直流電源接続端子、TO：出力端
子、RL：接地負荷である。
例を示す結線図で、OP１及びOP２：演算増幅
器、Ｔ１及びＴ２：入力端子、TC：接地端子、
Ｒ１：入力抵抗、Ｒ２及びＲ３：電流検出抵抗、
Ｑ１及びＱ２：電界効果トランジスタ、Ｃ：帰還
コンデンサ、Ｑ３：トランジスタ、Ｒ４：バイア
ス抵抗、TDC：直流電源接続端子、TO：出力端
子、RL：接地負荷である。
Claims (1)
- 【特許請求の範囲】 １ 第１の演算増幅器の入力抵抗と直列に接続さ
れ、前記第１の演算増幅器出力に応じて抵抗値の
変化せしめられる可変抵抗素子と、この可変抵抗
素子と直列に接続され、第２の演算増幅器の負帰
還回路を形成する第１の電流検出抵抗と、前記第
２の演算増幅器の正帰還回路を形成する第２の電
流検出抵抗と、この第２の電流検出抵抗に流れる
電流を取出す出力端子とより成ることを特徴とす
る電圧電流変換回路。 ２ 第１の演算増幅器の入力抵抗と直列に接続さ
れ、前記第１の演算増幅器出力に応じて抵抗値の
変化せしめられる可変抵抗素子と、この可変抵抗
素子と直列に接続されると共に直流電源に接続さ
れる第１の電流検出抵抗と、前記直流電源に接続
されると共にトランジスタに直列接続された第２
の電流検出抵抗と、前記第１及び第２の電流検出
抵抗の電圧降下を入力とし、出力に応じて前記ト
ランジスタの内部抵抗を制御する第２の演算増幅
器と、前記第２の電流検出抵抗回路に流れる電流
を取出す出力端子とより成ることを特徴とする電
圧電流変換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55167587A JPS5790798A (en) | 1980-11-28 | 1980-11-28 | Voltage current converting circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55167587A JPS5790798A (en) | 1980-11-28 | 1980-11-28 | Voltage current converting circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5790798A JPS5790798A (en) | 1982-06-05 |
| JPS6346480B2 true JPS6346480B2 (ja) | 1988-09-14 |
Family
ID=15852513
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP55167587A Granted JPS5790798A (en) | 1980-11-28 | 1980-11-28 | Voltage current converting circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5790798A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04174758A (ja) * | 1990-10-29 | 1992-06-22 | Nippon Felt Kogyo Kk | 嵩高ファブリック及びその製造方法 |
-
1980
- 1980-11-28 JP JP55167587A patent/JPS5790798A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04174758A (ja) * | 1990-10-29 | 1992-06-22 | Nippon Felt Kogyo Kk | 嵩高ファブリック及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5790798A (en) | 1982-06-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4251743A (en) | Current source circuit | |
| US4276513A (en) | Auto-zero amplifier circuit with wide dynamic range | |
| CA1093164A (en) | Biasing and scaling circuit for transducers | |
| US3984780A (en) | CMOS voltage controlled current source | |
| US4038607A (en) | Complementary field effect transistor amplifier | |
| US4742308A (en) | Balanced output analog differential amplifier circuit | |
| GB798523A (en) | Improvements relating to transistor amplifier circuits | |
| KR920010237B1 (ko) | 증폭회로 | |
| US5585746A (en) | Current sensing circuit | |
| US5043652A (en) | Differential voltage to differential current conversion circuit having linear output | |
| US3555402A (en) | Constant current temperature stabilized signal converter circuit | |
| US4308504A (en) | Direct-coupled amplifier circuit with DC output offset regulation | |
| JPS63185107A (ja) | 電圧制御型電流源 | |
| JPS6346480B2 (ja) | ||
| US4612513A (en) | Differential amplifier | |
| US4634996A (en) | Operational amplifier | |
| KR900002089B1 (ko) | 증폭회로 | |
| KR0159938B1 (ko) | 증폭기 장치 | |
| US5334949A (en) | Differential amplifiers | |
| JPS61234576A (ja) | 半導体受光装置 | |
| JPS5845523A (ja) | 測光回路 | |
| US4123721A (en) | Bias current compensated operational amplifier circuit | |
| JPS61157108A (ja) | 電圧−電流変換回路 | |
| JPS6336745Y2 (ja) | ||
| KR100273253B1 (ko) | 자동이득제어 증폭기 |