JPS634675B2

JPS634675B2 -

Info

Publication number: JPS634675B2
Application number: JP56138737A
Authority: JP
Inventors: Hiroshi Koyama
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 1981-09-02
Filing date: 1981-09-02
Publication date: 1988-01-29
Also published as: JPS5839982A

Description

【発明の詳細な説明】本発明は電子時計の回路に関し、特に４ビツト
のマイクロコンピユータを用いたCPU方式電子
時計のスイツチ回路に関する。

一般にCPU方式の電子時計は仕様変更の場合
にプログラムを記憶するROMのマスクを変える
のみで外種多機能を従来のカウンタ構成に依る分
周方式に比べ極めて容易に実現できる利点を有す
る。しかし従来のCPU方式の電子時計は１命令
の処理時間を基準としてプログラムのステツプ数
を数えて加算処理を行なうためプログラムが長く
複雑となる。更に高速で常時動作しているため消
費電流が増加し電池寿命が短縮してしまう欠点が
あり、電池を電源とするクロツク又は腕時計等に
は不適当であつた。また外部接続されるスイツチ
の機能はAND−ORROM等に依つて固定的に決
定されており、プログラムに依つて機能の設定及
び追加が出来ないものであり、仕様変更時に制約
が生じ不都合であつた。

本発明は上述した点に鑑みて為されたものであ
り、時計動作等を割り込み処理で行なうと共に必
要なとき以外はCPUの動作を停止させ、少なく
ともスイツチ操作に依る割り込み処理の場合とプ
ログラムで指定されたスイツチ操作が為された場
合にCPUの動作を再開させることに依りプログ
ラムが簡単で消費電流の少ない電子時計を提供す
るものである。以下図面を参照して本発明を詳述
する。

第１図は本発明の実施例を示すブロツク図であ
り、基準信号発生回路１、クロツクジエネレータ
２、スイツチ入力回路３、状態制御回路４、タイ
マーカウンタ５、クロノグラフカウンタ６、
ROM７、プログラムカウンタ８、スタツク９、
インストラクシヨンレジスタ１０、制御回路１
１、ALU１２、ACC１３、RAM１４、デコー
ダ１５及びラツチ回路１６とから構成される
CPU式の電子時計である。

基準信号発生回路１は外部端子に接続された水
晶振動子１７で決定される周波数の信号を発振
し、更にその信号を分周して、所定の分周信号を
クロツクジエネレータ２、スイツチ入力回路３、
タイマーカウンタ５及びクロノグラフカウンタ６
等に供給している。更に基準周波数発生回路１か
らは一定時間、例えば0.5秒毎に時刻計数動作を
行なわせるための割り込み信号INT２が出力さ
れる。

クロツクジエネレータ２は基準周波数発生回路
１から印加された分周信号に依りCPU動作を行
なうためのクロツク信号を作成し各部に供給す
る。このクロツクジエネレータ２には状態制御回
路４からクロツク信号作成動作を停止させる停止
信号CLKSTOPが印加されると共に割り込み信
号INT０，１，２，３及びタイマー出力
TIMEROUTさらには動作開始信号
CLKSTARTが印加されこれらの信号に依り停
止した動作が再開される。

スイツチ入力回路３は外部端子M₁〜M₄及びS₁
〜S₄を有し、各外部端子に接続されたスイツチの
チヤタリング防止及びスイツチの開閉データの取
り込みを行なうものであり、そのデータは各々デ
ータバスDBに送出される。特に外部端子S₁〜S₄
に接続されたスイツチの開閉は状態制御回路３の
スイツチ制御信号SWCONで指定することがで
き、指定されたスイツチの開閉に依り動作開始信
号CLKSTARTを出力することができる。更に
外部端子S₁〜S₄に接続されたスイツチの閉成に依
り割り込み信号INT３を出力することもできる。
またクロノグラフモードに於いては端子S₁及びS₂
に接続されたスイツチの開閉に依りクロノグラフ
カウンタ６のスタート、ラツプ及びストツプを制
御するクロノグラフ制御信号CHRCONを出力す
る。

状態制御回路４はインストラクシヨンバスIB
に送出されるプログラムに依つて制御され、各種
モードに於ける各部回路の状態を制御するもので
あり、スイツチ入力回路３を制御するスイツチ制
御信号SWCON、タイマーカウンタ５のリセツ
ト、スタート及びタイマー時間の選択等を行なう
タイマー制御信号TIMCON及びクロツクジエネ
レータ２の動作を停止させる停止信号
CLKSTOP等を出力する。更にランプを接続す
るための外部端子LAMP及びアラーム音発生装
置に接続される外部端子ALMが設けられている。

タイマーカウンタ５はインストラクシヨンバス
IBに送出されたプログラムに依つてタイマー時
間を設定することができ、タイマー時間が経過す
るとクロツクジエネレータ２の動作を開始させる
信号TIMEROUTを出力する。クロノグラフカ
ウンタ６は1/100秒のパルス計数するカウンタで
あり、1/10秒毎に割り込み信号INT１を出力す
る。またクロノグラフカウンタ６のカウント内容
はクロノデータバスCDBを介してデコーダ１５
に印加される。

ROM７は1392×14ビツトから成り、計時動作
及び各部制御等を行なうためのプログラムが固定
的に書き込まれたものであり、11ビツトのプログ
ラムカウンタ８に依つて指定されるアドレスに書
き込まれた14ビツトから成る命令コードをインス
トラクシヨンレジスタ１０に出力する。インスト
ラクシヨンレジスタ１０はROM７から出力され
た命令コードを記憶しインストラクシヨンバス
IBに出力する。プログラムカウンタ８は１命令
の処理が済むと次のアドレスあるいはジヤンプ制
御信号を受けてジヤンプ先のアドレス信号を
ROM７に出力する。スタツク９は８レベルの容
量を有し、割り込み処理あるいはサブルーチンへ
移行する場合にプログラムカウンタ８の内容に１
が加算されたものを記憶する。しかしクロツクジ
エネレータ２の動作を停止するための命令
“SCP”が実行された後、割り込み処理を行なう
場合にはプログラムカウンタ８の内容はそのまま
スタツク９に記憶され、割り込み処理終了後は再
びクロツクの停止命令“SCP”がアドレスされて
実行される。

RAM１４は84×４ビツトから成り、現在時
刻、アラーム時刻、タイマー時刻等のデータが所
定の領域に記憶される。RAM１４のアドレスは
インストラクシヨンに依つて指定され、送出命令
あるいは書き込み命令に依り、指定されたアドレ
スに記憶されたデータをデータバスDBに送出
し、あるいはデータバスDBに送出されたデータ
を指定されたアドレスに記憶する。ALU１２は
データバスDBに送出されたデータを入力し、加
減算等の処理を行ないその結果をACC１３に記
憶させ、再びデータバスDBに送出する。

デコーダ１５及びラツチ回路１６は表示回路を
構成し、デコーダ１５は印加された４ビツトのデ
ータを表示のための７個のセグメント信号に変換
しセグメントバスSBに出力する。ラツチ回路１
６はセグメントバスSBに出力されたセグメント
信号を記憶保持し外部端子ａ〜ｇに出力するもの
であり、表示要素の数だけ設けられている。変換
されたセグメント信号をどのラツチ回路１６に記
憶させるかはプログラムに依つて指定されるもの
であり、例えば現在時刻の秒の第１桁目のデータ
を変換した場合には、その秒の第１桁目を表示す
べき表示素子に対応するラツチ回路１６をプログ
ラムで指定する。一方デコーダ１５にはデータバ
スDBの他にクロノグラフカウンタ６からの出力
クロノデータバスCDBが印加されており、プロ
グラムに依つてデータバスDBあるいはクロノデ
ータバスCDBのいずれかを切り換え選択できる。

制御回路１１はインストラクシヨンバスIBに
送出されたROM７の命令を解読し、その命令に
相当する動作を行なわせるために各回路をクロツ
クジエネレータ２から出力されるタイミング信号
で制御するものであり、更に割り込み信号INT
０，１，２，３が出力された時その割り込みに対
応した処理を行なう様プログラムカウンタ８及び
ROM７を制御する。

第２図は第１図に示されたスイツチ入力回路３
の一部回路図である。外部端子S₁〜S₄は各々全く
同じ回路構成である入力回路１８〜２１に接続さ
れ、外部端子S₁〜S₄にはスイツチSW₁〜SW₄が接
続される。入力回路１８〜２１は各々チヤタリン
グ防止回路２２、NORゲート２３、ラツチ回路
２４，２５、インバータ２６及びNORゲート２
７，２８から構成されている。チヤタリング防止
回路２２はNANDゲート２９，３０を介して印
加される基準信号発生回路１からの分周出力φ１
０に依り、スイツチSW₁〜SW₄の開閉時生じるチ
ヤタリングを除去し、その信号をNORゲート２
３に印加すると共に各々NANDゲート３１にも
印加する。NANDゲート３１の出力が印加され
たＤ−FF（Ｄタイプフリツプフロツプ）３２の
出力はNORゲート２３に印加され、各チヤタリ
ング防止回路２２の信号を遅延させてNORゲー
ト２３から出力させる。NORゲート２３の出力
はトランスミツシヨンゲート３３を介してデータ
バスDBの各ビツトDB0、DB1、DB2及びDB3に
接続される。ラツチ回路２４とNORゲート２７
はスイツチSW₁〜SW₄が閉成されたとき動作し、
またラツチ回路２５とNORゲート２８はスイツ
チSW₁〜SW₄が開成されたとき動作するが、この
動作はラツチ回路２４，２５のリセツト端子Ｒに
印加される状態制御回路４からのスイツチ動作指
定信号₁〜₄及び₁〜₄に依つて決定
される。またラツチ回路２４，２５にはNAND
ゲート２９，３０を介して分周出力φ１０が印加
される。NORゲート２７，２８の各出力はNOR
ゲート３４に印加され、NORゲート３４の出力
はNANDゲート２９に印加されて分周出力φ１
０を制御すると共にインバータ３５を介して動作
開始信号CLKSTARTとしてクロツクジエネレ
ータ２に印加される。

一方割り込み発生回路３６はスイツチSW₁〜
SW₄のいずれかが閉成されたとき割り込み信号出
力可能状態であればセツトされ、その出力がイン
バータ３７を介してNANDゲート３８及びNOR
ゲート２３を制御するFF（フリツプフロツプ）３
９と、NANDゲート３８から出力された信号を
切り出すラツチ回路４０及びNORゲート４１と、
NORゲート４１の出力に依つてセツトされ割り
込み要求であることを記憶し割り込み信号INT
３を出力するFF４２と、割り込み信号出力可能
状態及びスイツチデータの出力禁止であるかを記
憶するFF４３とから構成される。

次に第２図に示された回路の動作を説明する。
先ずNORゲート３４の出力が“１”であると動
作開始信号CLKSTARTは“０”でありクロツ
クジエネレータ２の動作開始を指令していない。
またスイツチデータ保持解除信号−が
“１”であると分周出力φ１０はNANDゲート２
９，３０を介して出力され、ラツチ回路２４，２
５，４０及びＤ−FF３２のクロツク端子φにク
ロツクを供給している。一方割り込み発生回路３
６がセツト状態にない場合はインバータ３７の出
力“０”がNORゲート２３に印加される。そこ
で例えばスイツチSW₁が閉成され、外部端子S₁に
V_DDレベル即ち“１”が印加されると、チヤタリ
ング防止回路２２の出力は“１”から“０”にな
り、NANDゲート３１の出力は“１”となる。
Ｄ−FF３２は分周出力φ１０の１周期遅れて反
転し出力“０”をNORゲート２３に印加する。
“０”となつた出力に依りNORゲート２３は導
通し、スイツチSW₁が閉成されたことを示す信号
“１”を出力する。このとき、ラツチ回路２４の
リセツト端子Ｒに印加されるスイツチ動作指定信
号₁が“１”であるとき、即ちスイツチSW₁
の閉成が指定されていないときは、ラツチ回路２
４はリセツトされたままでありNORゲート２７
の出力は“０”である。またラツチ回路２５のス
イツチ動作指定信号₁が“０”であつて
もラツチ回路２５及びNORゲート２８は入力信
号の立ち下がり時に動作するものであるからこの
時はNORゲート２８の出力は“０”である。よ
つてNORゲート３４の出力は“１”のままであ
り動作開始信号CLKSTARTは出力されない。
一方スイツチ動作指定信号₁が“０”である
とき、インバータ２６を介してNORゲート２３
の出力の反転信号が印加されたラツチ回路２４の
出力は“０”となつているためNORゲート２
７からは“１”が出力される。よつてNORゲー
ト３４の出力は“０”となり、動作開始信号
CLKSTAT“１”が出力され、クロツクジエネレ
ータ２の動作が停止している場合には動作が再開
される。更にNORゲート３４の出力“０”は
NANDゲート２９に於いて分周出力φ１０を遮
断するので、チヤタリング防止回路２２、Ｄ−
FF３２及びラツチ回路２４，２５の動作は停止
し、そのままの状態即ちスイツチデータが保持さ
れる。クロツクジエネレータ２の動作開始に依り
第１図に示されたROM７のプログラムは先に進
み、そのプログラム中のスイツチデータの入力命
令が実行されるとトランスミツシヨンゲート３３
が開かれ、スイツチデータがデータバスDBに送
出される。

スイツチデータの保持を解除する信号−
RESETに“０”となるパルスが出力されると
NANDゲート３０の出力は“１”となる。この
信号に依りラツチ回路２４は反転しを“１”と
するためNORゲート２７の出力は“０”となる。
よつてNORゲート３４の出力は“１”となり動
作開始信号CLKSTARTは“０”となると共に
NANDゲート２９は分周出力φ１０を通過させ
る。

スイツチSW₁が開成された場合にはチヤタリン
グ防止回路２２の出力は“０”から“１”とな
り、NORゲート２３の出力は“１”から“０”
となる。前述した如くラツチ回路２５にスイツチ
動作指定信号₁“０”が印加されていれ
ばNORゲート２８の出力は“１”となり、動作
開始信号CLKSTART“１”が出力されると共に
スイツチデータが保持される。

この様にラツチ回路２４，２５のリセツト端子
Ｒに印加されるスイツチ指定信号₁〜₄及び
S₁〜S₄DOWNを選択することに依りスイツチ動
作の指定を設定することができ、指定されたスイ
ツチ動作が行なわれたときクロツクジエネレータ
２の動作を開始させることができる。尚スイツチ
指定信号₁〜₄及び₁〜₄は状態制御
回路４にその信号の数だけ設けられたFF（フリツ
プフロツプ）の出力が用いられ、またそのFFは
スイツチ動作指定命令の実行、例えばその命令コ
ードを110000XXXXXXXXとすると下位８ビツ
トのデータに依りセツトされる。

一方スイツチSW₁〜SW₄のいずれかのスイツチ
の閉成に依り割り込み処理を行なうこともでき
る。即ち割り込みとするための命令が実行される
と割り込みセツト信号に“０”のパル
スが生じる。この信号に依りFF４３は
セツトされ、その出力となり、NORゲート４
４の出力は“１”となる。“１”が印加されたFF
３９はセツトされインバータ３７の出力を“１”
としNANDゲート３８を導通状態とすると共に
NORゲート２３を遮断する。この状態でスイツ
チSW₁〜SW₄のいずれかが閉成されるとNAND
ゲート３１の出力は“１”となるが、チヤタリン
グ防止回路２２の出力はNORゲート２３からは
出力されない。NANDゲート３１の出力が“１”
となることに依つてNANDゲート３８の出力は
“０”となりラツチ回路４０及びNORゲート４１
はその立ち下がりを切り出しFF４２に“１”の
パルスを印加する。FF４２はこのパルスに依つ
てセツトされ出力、即ち割り込み信号３を
“０”とする。割り込み信号３“０”に依つ
てクロツクジエネレータ２の動作は再開し、所定
の割り込み処理が為される。また割り込みが受付
けられるとリセツト信号INT３RESETが“１”
となるパルスが生じラツチ回路４０及びFF４２，
４３がリセツトされる。一方FF３９のリセツト
はスイツチSW₁〜SW₄を開成したときにＤ−FF
３２の出力Ｑ及びNANDゲート３１の出力が印
加されたNORゲート４５の出力が“１”となる
ことに依つて為される。

また割り込み発生回路３６は命令に依つて強制
的に割り込みをかけることもできる。割り込み要
求の命令が実行されると割り込み要求信号
３REQ“０”が出力され、インバータ４６を介
してFF４２をセツトし割り込み信号３“０”
を出力させる。一方割り込み発生回路３６がセツ
ト状態にあればFF４３，３９をリセツトする。
この割り込み要求命令が実行されるのは例えばア
ラーム発音中にモードチエンジ等が行なわれた場
合に強制的に割り込みをかけアラーム音を停止さ
せるときに用いられる。

第３図及び第４図はROM７に書き込まれるプ
ログラム例を示すフローチヤートであり、第３図
はメインプログラム、第４図は割り込み処理プロ
グラムを示す。第３図及び第４図を参照して第１
図に示されたブロツク図の全体的な動作を説明す
る。

先ず電源が印加されるとイニシヤルクリアが働
き各回路はリセツトされ、プログラムカウンタ８
はROM７の０番地を指定する。０番地からは初
期設定のためのプログラムが書き込まれており、
このプログラムの実行に依りRAM１４内には
“０”あるいは所定のデータが記憶され初期設定
がされる。次にモードチエンジのプログラムが実
行される。このプログラムはスイツチ入力回路３
からスイツチの開閉を示すデータをデータバス
DBを介して入力し、そのデータの内容に依り現
在時刻モード、アラームモード、タイマーモード
あるいはクロノグラフモード更に他の機能が設け
られていればそのモードのいずれかが選択されて
いるのかを判定し、各モードに対応するRAM１
４内のフラツグをセツトする。そして選択された
プログラムが書き込まれたROM７の所定アドレ
スを指定し、そこへプログラムはジヤンプする。
本実施例ではモード選択を外部端子M₁〜M₄及び
S₄に接続されたスイツチ（このスイツチを各々
MS₁〜MS₄及びSW₄とする）で行ない、また外部
端子S₁〜S₃に接続されたスイツチ（このスイツチ
をSW₁〜SW₃とする）で修正の実行、ランプ点灯
及びアラーム音停止を行なう様プログラムされて
いる。しかし２個〜４個程度の任意のスイツチを
用いてモード選択あるいはその他の動作を行なわ
せる様にすることはプログラムの変更で容易にで
きる。またモードが変わつたとき、アラーム発音
中であれば割り込み要求信号INT３REQを出力
させ、割り込み処理INT３に依りアラーム音を
停止させる。

現在時刻モードの場合、先ず現在時刻表示が行
なわれる。これはRAM１４のアドレス指定がで
きる表示命令に依つてRAM１４内の所定アドレ
スに各桁毎に記憶された秒、分、時、月、日、曜
等を順次アドレスして、そのデータをデータバス
DBに送出させ、デコーダ１５で変換されたセグ
メント信号を表示すべきラツチ回路１６に記憶さ
せる。このときデコーダ１５には予めデータバス
DBが接続される様に命令で制御しておく。特に
時の表示の場合には12時間表示あるいは24時間表
示のいずれが選択されているかを判定し、その表
示に合つた処理を行ないその結果をデコーダ１５
に印加して表示する。一方曜日表示の場合にはデ
コーダ１５の機能を曜日変換用に命令で切り換え
てから曜日のデータを印加する。ラツチ回路１６
は記憶されたセグメント信号を次に新しいセグメ
ントデータが書き変えられるまで外部端子ａ〜ｇ
に出力し続けるのでクロツクジエネレータ２の動
作が停止しても表示は為される。

上述の様に表示が行なわれると、次にRAM１
４内の修正モードであるか否かを示すフラツグの
判定を行ない、通常表示モードであればスイツチ
SW₁の閉成、修正モードであればスイツチSW_1〜3
の閉成を設定する。即ちこの命令の実行に依り状
態制御回路４はスイツチ制御信号SWCONを出力
しスイツチ入力回路３を制御して指定されたスイ
ツチの指定された動作、即ちスイツチSW₁の閉成
あるいはスイツチSW_1〜3の閉成が為されたときだ
け動作開始信号CLKSTARTが出力される様に
制御する。スイツチの設定が完了すると次にクロ
ツクジエネレータ２の動作を停止させるための命
令“SCP”が実行される。この命令コードがイン
ストラクシヨンバスIBに送出され状態制御回路
４に印加されると状態制御回路４は停止信号
CLKSTOPを出力し、クロツクジエネレータ２
内のフリツプフロツプをセツトする。このフリツ
プフロツプのセツトに依り基準信号発生回路１か
らの分周信号を遮断しシステムクロツクの発生が
停止される。従つてプログラムの実行は停止命令
“SCP”のまま次に進まず、プログラムに依る動
作はすべて停止している。よつてこの間はシステ
ムに流れる電流は激減する。

再びクロツクジエネレータ２の動作が開始され
るのは指定されたスイツチの動作が為された場
合、割り込み要求INT０，１，２，３があつた
場合及びタイマーカウンタ５がカウントアツプし
た場合であり、クロツクジエネレータ２のフリツ
プフロツプはそれらの信号でリセツトされる。割
り込みの場合にはクロツクジエネレータ２の動作
は開始するが、プログラムカウンタ８の内容即ち
停止命令“SCP”をアドレスする内容がスタツク
９に退避し、第４図に示された割り込み処理プロ
グラムを示すアドレスがプログラムカウンタ８に
セツトされる。そして割り込み処理が終了すると
スタツク９に退避したアドレスがプログラムカウ
ンタ８にセツトされるため再び停止命令“SCP”
が実行され動作が停止する。一方指定されたスイ
ツチの動作が為されるとスイツチ入力回路３は動
作開始信号CLKSTARTを出力し、またタイマ
ーカウンタ５はカウントアツプするとタイマー出
力TIMEROUTを出力する。これら出力に依り
クロツクジエネレータ２のフリツプフロツプはリ
セツトされ動作が再開し、プログラムは次に進
む。

次のプログラムはRAM１４内のモードチエン
ジフラツグを調べモードチエンジ要求があるか否
か判定する。モードチエンジ要求ならば前述した
モードチエンジのプログラムにジヤンプし、要求
がないならば次のプログラムに進む。モードチエ
ンジフラツグをセツトあるいはリセツトするのは
割り込み処理INT０で行なわれる。INT０は後
述するが、モードを選択するスイツチMS₁〜MS₄
及びSW₄の状態を定期的に調べモードチエンジな
らばそのフラツグを“１”とし、タイマーカウン
タ５をスタートさせている。従つてモードチエン
ジ要求のときにタイマー出力TIMEROUTを用
いてクロツクジエネレータ２を動作させモードチ
エンジを行なうのである。

一方モードチエンジ要求がない場合は指定され
たスイツチの動作が為された場合であり、次のプ
ログラムに依つて修正モードであるか否か、スイ
ツチSW₁〜SW₃のいずれが閉成されたかを判定
し、その操作に対応する処理を行なう。例えば通
常モードでスイツチSW₁が閉成された場合にはラ
ンプ点灯の命令を実行し、状態制御回路４の外部
端子LAMPを“１”とし、次の命令でスイツチ
SW₁の開成を指定しクロツクの停止命令“SCP”
を実行する。そしてスイツチSW₁が開成されると
前述の如く動作が再び開始し、ランプ消灯の命令
が実行され、再びスイツチ設定のプログラムにジ
ヤンプする。また修正モードに於いてスイツチ
SW₁が閉成された場合にはRAM１４内に記憶さ
れた秒のデータを“０”に書き変える。このとき
29秒か30秒かを判定して30秒以上であれば桁止げ
処理を行なう。スイツチSW₂あるいはSW₃が閉成
された場合にはRAM１４内の時あるいは分を
ALU１２に転送し１を加算し再びRAM１４に書
き込む。更にスイツチSW₂あるいはSW₃が閉成さ
れ続けられている場合には早送り修正とする。こ
の場合にもスイツチ動作の指定とクロツクの動作
停止命令“SCP”を用いて行う。即ち、タイマー
カウンタ５を１秒に設定してスタートさせ次にス
イツチSW₂及びSW₃の開成を指定した後停止命令
“SCP”を実行する。従つてクロツクジエネレー
タ２が動作開始するのはスイツチSW₂あるいは
SW₃が開成された場合とタイマーカウンタ５が１
秒計数した場合であり、動作開始後のプログラム
でスイツチSW₂あるいはSW₃を判定することに依
り一定時間閉成されていたか否かが判別でき、閉
成の場合にはRAM１４内の時あるいは分に１を
加算した後タイマーカウンタ５に250ｍｓを設定
し再びスイツチSW₂及びSW₃の開成を指定するプ
ログラムにジヤンプする。これに依り250ｍｓ毎
にスイツチSW₂あるいはSW₃が開成されるまで加
算され早送りされる。この修正のプログラムに於
いて、秒のリセツト、分あるいは時の加算処理が
行なわれると表示命令に依つて修正されたデータ
が直ちにデータバスDBに送出され表示される。
スイツチSW₂及びSW₃が開成されると修正のプロ
グラムから前述したスイツチ設定のプログラムに
ジヤンプする。

アラームモード、タイマーモード及びクロノグ
ラフモードも前述の現在時刻モードと同様のパタ
ーンでプログラムされている。

アラームモードになると表示命令に依つて
RAM１４のアラーム時刻の記憶されているアド
レスのデータを桁毎に順次指定し表示する。スイ
ツチの指定はアラーム設定モードではスイツチ
SW₁〜₃の閉成を指定し、アラーム表示モードで
はスイツチSW₁の閉成を指定し、動作停止命令
“SCP”を実行する。モードチエンジ要求がなく
指定されたスイツチの閉成が為されるとアラーム
時刻設定、表示及びランプ点滅プログラムに進
む。アラームモードの場合スイツチSW₁が閉成さ
れるとアラーム設定モードであつてもランプ点灯
命令、スイツチSW₁の開成指定及び動作停止命令
“SCP”が実行され、動作開始後ランプ消灯命令
を実行することに依りランプの点灯及び消灯が為
される。一方スイツチSW₂又はSW₃が閉成された
場合はアラーム時刻設定モードであり、アラーム
時刻の分又は時の設定が為される。このプログラ
ムは現在時刻の修正プログラムと同じものが用い
られ、加算処理を行なうプログラムをサブルーチ
ンとし、アラーム時刻の時又は分を記憶する
RAM１４のアドレスを指定する様プログラムし
ておく。もちろん設定された内容は直ちに表示命
令で表示される。

タイマーモードの場合も同様にタイマー時間表
示プログラム、スイツチ設定プログラム及び動作
停止命令“SCP”が順次実行される。この場合の
タイマーはタイマーカウンタ５ではなく、RAM
１４内に記憶された秒、分、時のタイマーであ
る。従つて表示命令はRAM１４内のタイマーを
アドレスする。タイマーモードの場合には修正モ
ードは無く、スイツチ設定のときにはアラーム音
発生を行なうか否かを判定し、アラーム音を発生
するときはスイツチSW₁〜SW₃の閉成を設定し、
アラーム音の発生をしないときはスイツチSW₁の
閉成のみを設定する。動作が再開してモードチエ
ンジがなければプログラムはタイマー時間設定、
表示、スタート、ストツプ及びランプ点滅プログ
ラムに進む。スイツチSW₁が閉成されたときアラ
ーム音を発生しないモードであればランプの点灯
及び消灯を現在時刻モード、アラームモードの場
合と同様にランプ点滅プログラムで行なう。一方
アラーム音を発生するモードでスイツチSW₂又は
SW₃が閉成されると分又は時や修正プログラムに
依つて修正される。またアラーム音を発生するモ
ードでスイツチSW₁が閉成されると、タイマーが
セツトされている場合にはタイマースタート用の
フラツグをRAM１４内にセツトし、タイマーが
セツトされていない場合には何も行なわずにスイ
ツチ設定にジヤンプする。

クロノグラフモードの場合のクロノ表示は先ず
RAM１４内のクロノグラフ時間の1/10秒、秒、
分、時を順次表示命令で表示し、更にデータバス
DBとクロノデータバスCDBの切り換え命令でデ
コーダ１５にクロノデータバスCDBを切り換え
ることに依り、クロノグラフカウンタ６の1/100
秒のデータが表示される。この様に直接1/100秒
のデータをデコーダ１５に印加するのはプログラ
ムで桁毎に表示を行なつていたのでは処理時間が
長く1/100秒のデータに追従することができず正
確な表示ができないからである。

スイツチ設定ではスイツチSW₁及び₂の閉成が
設定される。スイツチSW₁又は₂が閉成されると
動作が開始してプログラムが先に進むが、クロノ
グラフモードの場合にはプログラムとは無関係に
スイツチ入力回路３からクロノグラフ制御信号
CHRCONが出力されクロノグラフカウンタ６を
制御する。即ちスイツチSW₁の閉成で出力される
クロノグラフ制御信号CHRCONに依りクロノグ
ラフカウンタ６内のスタート及びストツプを制御
するフリツプフロツプがセツト又はリセツトさ
れ、スイツチSW₂の閉成で出力されるクロノグラ
フ制御信号CHRCONは1/100秒のラツプを表示
させるためのラツプフラツグ用のフリツプフロツ
プをセツトあるいはリセツトする。

一方プログラムはクロノグラフカウンタ６がス
タートしているか否か、またラツプ状態にあるか
否かをクロノグラフカウンタ６内の制御用フリツ
プフロツプ及びラツプフラツグ用のフリツプフロ
ツプを調べ、RAM１４内のクロノストツプフラ
ツグ及びラツプフラツグをセツト又はリセツトす
る。更に、クロノグラフカウンタ６がストツプ状
態に於いてスイツチSW₂が閉成され、ラツプフラ
ツグがセツトされたときはRAM１４内のクロノ
グラフのデータをリセツトする。このプログラム
の終りにRAM１４内のクロノグラフデータを表
示命令で表示し、スイツチ設定にジヤンプする。
尚クロノグラフカウンタ６から1/10秒毎に出力さ
れる割り込み信号INT１に依りRAM１４内のク
ロノグラフデータに加算処理が為される。

第３図に示された割り込み処理INT０は一定
時間例えば62.5ｍｓ毎にかかるものであり、スイ
ツチMS₁〜MS₄及びSW₄のサンプリングを行な
う。即ちスイツチMS₁〜MS₄及びSW₄のデータを
スイツチ入力回路３から入力してRAM１４内に
記憶させ、前回にサンプリングしたデータと比較
する。その結果変化が無い場合はRAM１４内の
モードチエンジフラツグをリセツトしてメインプ
ログラムにリターンし、変化がある場合にはモー
ドチエンジフラツグをセツトし且つタイマーカウ
ンタ５を32ｍｓにセツトしスタートさせてリター
ンする。

割り込み処理INT１はクロノグラフカウンタ
６がスタートしているとき1/10秒毎にかかるもの
である。この処理はRAM１４内のクロノグラフ
データの1/10秒データに１を加算し、キヤリーが
あればクロノグラフの秒データに桁上げし更にキ
ヤリーがあればその上位桁にと順次桁上げ処理を
行なう。次にクロノモードで且つラツプ状態でな
ければクロノグラフのデータを表示命令で表示し
メインプログラムにリターンする。

割り込み処理INT２は1/2秒毎に基準信号発生
回路１からかかるものであり、計時処理等を行な
う。先ずRAM１４内の1/2秒フラツグのデータ
をALU１２に取り込み１を加算し、その結果
“１”であるが“２”であるか判定する。“１”で
あればメインプログラムにリターンする。“２”
のときは1/2秒フラツグに“０”を入れ、タイマ
ー処理を行なう。タイマー処理はタイマーがスタ
ートしている場合のみ実行され、スタートしてい
る場合にはRAM１４内のタイマーデータの秒か
ら１を減算し、ボローがあれば更に上位桁から１
を減算してボロー処理を行なう。またその結果、
秒、分、時がすべて“０”になつたか判定し
“０”であればアラーム発音命令を実行しタイマ
ー用のアラーム音を外部端子ALMに出力する。
次に現在時刻の秒データに１を加算しキヤリーが
あれば桁上げ処理を行なう。この桁上げ処理で分
桁への桁上げがあるとアラーム処理及びスヌーズ
処理を行なう。アラーム処理はRAM１４内に記
憶された時及び分データと桁上げ処理後の現在時
刻の時及び分データを各桁毎にALU１２に取り
出し一致しているか否か判定する。一致していれ
ばアラーム音発生命令及び割り込みINT３のセ
ツト命令を実行しスイツチ入力回路３からの割り
込みを可能とする。スヌーズ処理はスヌーズ要求
があるか否か判定し、スヌーズ要求の場合には
RAM１４内のスヌーズ分データに１を加算し、
その結果が所定の時間例えば５分になつたならば
アラーム音発生命令及び割り込みINT３のセツ
ト命令を再び実行する。次にRAM１４内のモー
ドフラツグが現在時刻モードであるか判定し、現
在時刻モードであれば桁上げされた新しい現在時
刻データを表示し、他のモードであればそのまま
メインプログラムにリターンする。

割り込み処理INT３はアラーム音の発生時に
スイツチ入力回路３にセツトされスイツチSW₁〜
SW₄のいずれかを閉成したときに要求される。こ
の処理は状態制御回路４の外部端子ALMから出
力されているアラーム信号をアラーム音停止命令
で停止させ、スヌーズ要求があればスヌーズフラ
ツグをセツトすると共にRAM１４内のスヌーズ
分データをセツトしてリターンする。またスヌー
ズ要求がなければアラーム音マークの点滅表示を
ストツプしスヌーズフラツグをリセツトしてリタ
ーンする。割り込みINT３がセツトされている
場合にはスイツチ指定が為されたSW₁〜SW₄のい
ずれを操作しても割り込み信号INT３のみがス
イツチ入力回路３から出力されるだけであり、ス
イツチ指定は無視される。

割り込み処理の優先順位はINT０，１，２，
３の順番であり、これは制御回路１１に依つて決
定されている。また割り込み信号INT０，１，
２，３は制御回路１１のフリツプフロツプを各々
セツトする様接続され、割り込み禁止の場合には
その禁止が解除されてから割り込み処理が為され
る。これら割り込み処理がシステムクロツクの停
止中に要求された場合は割り込み処理後は再び動
作停止命令“SCP”が実行される。

上述の如く本発明に依ればスイツチの閉成に依
る割り込み処理とスイツチ操作の指定が行なえ、
指定されたスイツチの操作が為された場合にだけ
クロツクジエネレータの動作を再開できるもので
あり、またスイツチの機能をプログラムに依つて
設定できるので仕様変更の際の規制が無くなり汎
用性のある電子時計が得られ、更に必要なとき以
外はシステムの動作を停止させているため消費電
力が大幅に減少するものである。

【図面の簡単な説明】

第１図は本発明の実施例を示すブロツク図、第
２図は第１図に示されたスイツチ入力回路の一部
回路図、第３図及び第４図はプログラムの例を示
すフローチヤートである。１……基準信号発生回路、２……クロツクジエ
ネレータ、３……スイツチ入力回路、４……状態
制御回路、５……タイマーカウンタ、６……クロ
ノグラフカウンタ、７……ROM、８……プログ
ラムカウンタ、９……スタツク、１０……インス
トラクシヨンレジスタ、１１……制御回路、１２
……ALU、１３……ACC、１４……RAM、１
５……デコーダ、１６……ラツチ回路。

Claims

【特許請求の範囲】

１基準信号発生回路と、該基準信号発生回路の
出力に基いて回路全体の動作を制御するクロツク
信号を発生するクロツクジエネレータと、外部に
接続された複数のスイツチの開閉信号を取り込む
スイツチ入力回路と、計時動作を行うプログラム
が書き込まれたROMと、時、分、秒等のデータ
が記憶されるRAMと、演算処理等を行うALU
と、前記RAM及びALU等に接続されデータの伝
達を行うデータバスと、該データバスに送出され
たデータをセグメント信号に変換し記憶する表示
回路と、前記ROMから順次読み出された命令を
解読し、前記各回路を制御する信号を出力する制
御回路と、該制御回路から出力された信号に基い
て、前記クロツクジエネレータの動作を停止させ
る信号を出力すると共に、前記複数のスイツチの
各々の閉成及び開放の検出を指示する信号、及
び、前記複数のスイツチのいずれかが操作された
とき割込み信号を発生するか否かを指示する信号
を出力する状態制御回路とを備え、前記スイツチ
入力回路が前記状態制御回路の出力によつて指定
されたスイツチの閉成あるいは開放を検出した信
号、あるいは、スイツチの操作により発生する割
込み信号で前記クロツクジエネレータの動作を再
開させることを特徴とする電子時計。