JPS6347083Y2 - - Google Patents
Info
- Publication number
- JPS6347083Y2 JPS6347083Y2 JP3912380U JP3912380U JPS6347083Y2 JP S6347083 Y2 JPS6347083 Y2 JP S6347083Y2 JP 3912380 U JP3912380 U JP 3912380U JP 3912380 U JP3912380 U JP 3912380U JP S6347083 Y2 JPS6347083 Y2 JP S6347083Y2
- Authority
- JP
- Japan
- Prior art keywords
- output
- input signal
- gate
- input
- flop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000010586 diagram Methods 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Manipulation Of Pulses (AREA)
Description
【考案の詳細な説明】
この考案は、パルス列の入力信号からその２倍
周期のパルスを発生させる倍周波数発生回路に関
する。
周期のパルスを発生させる倍周波数発生回路に関
する。
従来、この種の回路として第１図に示すものが
あつた。第１図において、パルス列の入力信号
fINは排他的論理和ゲート（以下、ゲートという）
１にフリツプ・フロツプ２のＱ出力と共に入力さ
れる。ゲート１の出力はフリツプ・フロツプ２の
Ｔ（クロツク）入力に供給されると共に外部に導
かれる。フリツプ・フロツプ２の出力はそのＤ
（データ）入力に供給される。いま、説明を簡単
にするために、入力信号fINが50％デユーテイ比
のパルス列より成るとすると、回路構成から明ら
かなように、ゲート１から出力される信号fputは、
入力信号fINの立上り及び立下りで発生したパル
ス列から成り、その1/2倍周期即ち２倍周波数を
有する。
あつた。第１図において、パルス列の入力信号
fINは排他的論理和ゲート（以下、ゲートという）
１にフリツプ・フロツプ２のＱ出力と共に入力さ
れる。ゲート１の出力はフリツプ・フロツプ２の
Ｔ（クロツク）入力に供給されると共に外部に導
かれる。フリツプ・フロツプ２の出力はそのＤ
（データ）入力に供給される。いま、説明を簡単
にするために、入力信号fINが50％デユーテイ比
のパルス列より成るとすると、回路構成から明ら
かなように、ゲート１から出力される信号fputは、
入力信号fINの立上り及び立下りで発生したパル
ス列から成り、その1/2倍周期即ち２倍周波数を
有する。
従来の倍周波数発生回路は、以上説明したよう
に構成されているので、入力信号に雑音パルスが
重畳されてもこれを何ら入力信号と区別すること
なく、その立上り及び立下りでパルスを発生させ
るので、回路の信頼性が高くない欠点を有してい
た。
に構成されているので、入力信号に雑音パルスが
重畳されてもこれを何ら入力信号と区別すること
なく、その立上り及び立下りでパルスを発生させ
るので、回路の信頼性が高くない欠点を有してい
た。
この考案は、前記のような従来回路の欠点を除
去するためになされたもので、ゲートの出力がハ
イとなる期間をカウンタによりカウントし、カウ
ント結果が入力信号に対応して予め設定した値に
達したときにのみ、パルスをフリツプ・フロツプ
に入力させることにより、信号の信頼性を高める
ことができる倍周波数発生回路を提供することを
目的とする。
去するためになされたもので、ゲートの出力がハ
イとなる期間をカウンタによりカウントし、カウ
ント結果が入力信号に対応して予め設定した値に
達したときにのみ、パルスをフリツプ・フロツプ
に入力させることにより、信号の信頼性を高める
ことができる倍周波数発生回路を提供することを
目的とする。
以下、この考案の一実施例を第２図について説
明する。図示のように、入力信号fINはフリツ
プ・フロツプ２のＱ出力と共にゲート１に入力さ
れ、フリツプ・フロツプ２の出力はそのＤ入力
に供給される。ゲート１の出力はカウンタ３のＧ
（ゲート）入力に供給される。カウンタ３は、入
力信号fINより十分に高い周期のクロツク信号ｆ
ｃがIN（クロツク）入力に供給され、Ｇ入力が付
勢されているときはクロツク信号fcによるカウン
タを行う。カウンタ３は、カウントにより一定の
カウントに達すると、ローになるOUT（カウン
ト）出力及びローのOUT出力で自身をリセツト
をするＲ（リセツト）入力も有する。カウンタ３
のOUT出力は、フリツプ・フロツプ２のＴ入力
に供給されると共にこの回路の出力として外部に
導かれる。
明する。図示のように、入力信号fINはフリツ
プ・フロツプ２のＱ出力と共にゲート１に入力さ
れ、フリツプ・フロツプ２の出力はそのＤ入力
に供給される。ゲート１の出力はカウンタ３のＧ
（ゲート）入力に供給される。カウンタ３は、入
力信号fINより十分に高い周期のクロツク信号ｆ
ｃがIN（クロツク）入力に供給され、Ｇ入力が付
勢されているときはクロツク信号fcによるカウン
タを行う。カウンタ３は、カウントにより一定の
カウントに達すると、ローになるOUT（カウン
ト）出力及びローのOUT出力で自身をリセツト
をするＲ（リセツト）入力も有する。カウンタ３
のOUT出力は、フリツプ・フロツプ２のＴ入力
に供給されると共にこの回路の出力として外部に
導かれる。
動作において、入力信号fINが一定のパルス幅
及び周期を有するパルス列から成るときは、入力
信号fINとフリツプ・フロツプ２のＱ出力とにお
ける論理レベルの一致がゲート１により検出さ
れ、カウンタ３のＧ入力が付勢される。これによ
り、カウンタ３は、クロツク信号fcによるカウン
トを開始し、入力信号fINのパルス幅に予め対応
されている一定数のカウントに達すると、OUT
出力をローに転ずると共に、Ｒ入力が付勢され、
リセツトされる。このようにして生成された
OUT出力のパルスは、外部に出力されると共に、
フリツプ・フロツプ２に供給され、Ｑ出力の論理
レベルを反転させる。Ｑ出力が反転されたことに
より、ゲート１の入力が不一致となり、カウンタ
３はカウントを停止する。カウント３のカウント
は、入力信号fINの論理レベルが反転され、ゲー
ト１により再び論理レベルの一致が検出されるま
で停止される。そして、入力信号fINとＱ出力の
一致が検出される状態になると、カウンタ３は、
カウントを再開し、前述と同じように一定カウン
トでOUT出力よりパルスの出力信号fOUTを発生さ
せる。
及び周期を有するパルス列から成るときは、入力
信号fINとフリツプ・フロツプ２のＱ出力とにお
ける論理レベルの一致がゲート１により検出さ
れ、カウンタ３のＧ入力が付勢される。これによ
り、カウンタ３は、クロツク信号fcによるカウン
トを開始し、入力信号fINのパルス幅に予め対応
されている一定数のカウントに達すると、OUT
出力をローに転ずると共に、Ｒ入力が付勢され、
リセツトされる。このようにして生成された
OUT出力のパルスは、外部に出力されると共に、
フリツプ・フロツプ２に供給され、Ｑ出力の論理
レベルを反転させる。Ｑ出力が反転されたことに
より、ゲート１の入力が不一致となり、カウンタ
３はカウントを停止する。カウント３のカウント
は、入力信号fINの論理レベルが反転され、ゲー
ト１により再び論理レベルの一致が検出されるま
で停止される。そして、入力信号fINとＱ出力の
一致が検出される状態になると、カウンタ３は、
カウントを再開し、前述と同じように一定カウン
トでOUT出力よりパルスの出力信号fOUTを発生さ
せる。
このようにして、入力信号fINの論理レベルの
変化に対応して回路よりパルスが出力されるの
で、このパルスは、入力信号fINの２倍周波数の
パルス列を形成する。
変化に対応して回路よりパルスが出力されるの
で、このパルスは、入力信号fINの２倍周波数の
パルス列を形成する。
もし、入力信号fINにそのパルス幅よりも狭い
雑音が重畳されると、カウンタ３はカウントをす
るが、しかし、この雑音によつてカウンタ３の
OUT出力がローになる時点までカウントが進行
しないので、カウンタ３よりパルスが出力される
ことはない。
雑音が重畳されると、カウンタ３はカウントをす
るが、しかし、この雑音によつてカウンタ３の
OUT出力がローになる時点までカウントが進行
しないので、カウンタ３よりパルスが出力される
ことはない。
なお、前記実施例では外部に取り出す出力をカ
ウンタのOUT出力より得る場合を説明したが、
フリツプ・フロツプのＱ又は出力であつてもよ
く、前記実施例と同様の効果を奏する。
ウンタのOUT出力より得る場合を説明したが、
フリツプ・フロツプのＱ又は出力であつてもよ
く、前記実施例と同様の効果を奏する。
以上のようにこの考案によれば、入力信号とフ
リツプ・フロツプのＱ出力との一致状態につきカ
ウントをし、一定のカウント数に達するまではパ
ルスを出力しないようにしたので、入力信号に重
畳された雑音によつて直ちにパルスを出力させる
不都合を少なくすることができる。
リツプ・フロツプのＱ出力との一致状態につきカ
ウントをし、一定のカウント数に達するまではパ
ルスを出力しないようにしたので、入力信号に重
畳された雑音によつて直ちにパルスを出力させる
不都合を少なくすることができる。
第１図は従来の倍周波数発生回路を示す回路
図、第２図はこの考案の一実施例を示す回路図で
ある。 １……排他的論理和ゲート、２……フリツプ・
フロツプ、３……カウンタ。なお、図中、同一符
号は同一部分を示す。
図、第２図はこの考案の一実施例を示す回路図で
ある。 １……排他的論理和ゲート、２……フリツプ・
フロツプ、３……カウンタ。なお、図中、同一符
号は同一部分を示す。
Claims (1)
- 入力されるパルス信号によりバイナリ動作をす
るフリツプ・フロツプと、このフリツプ・フロツ
プの出力とパルス列より成る入力信号との間にお
ける論理レベルの一致を検出するゲートと、この
ゲートより出力され前記一致を示す信号の時間を
カウントし一定のカウント数に達したときは前記
パルス信号を出力するカウンタとを備えた倍周波
数発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3912380U JPS6347083Y2 (ja) | 1980-03-24 | 1980-03-24 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3912380U JPS6347083Y2 (ja) | 1980-03-24 | 1980-03-24 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56140238U JPS56140238U (ja) | 1981-10-23 |
| JPS6347083Y2 true JPS6347083Y2 (ja) | 1988-12-06 |
Family
ID=29634595
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3912380U Expired JPS6347083Y2 (ja) | 1980-03-24 | 1980-03-24 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6347083Y2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008016973A (ja) * | 2006-07-03 | 2008-01-24 | Toshiba Mach Co Ltd | デジタルフィルタ装置、位相検出装置、位置検出装置、ａｄ変換装置、ゼロクロス検出装置及びデジタルフィルタ用プログラム。 |
-
1980
- 1980-03-24 JP JP3912380U patent/JPS6347083Y2/ja not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008016973A (ja) * | 2006-07-03 | 2008-01-24 | Toshiba Mach Co Ltd | デジタルフィルタ装置、位相検出装置、位置検出装置、ａｄ変換装置、ゼロクロス検出装置及びデジタルフィルタ用プログラム。 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS56140238U (ja) | 1981-10-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4558457A (en) | Counter circuit having improved output response | |
| JPS633230Y2 (ja) | ||
| JP2819973B2 (ja) | ノイズ除去回路 | |
| JPS60131051U (ja) | ウオツチドツグ回路 | |
| JPS6076807A (ja) | クロツク整形回路 | |
| JPH049336B2 (ja) | ||
| SU1443171A1 (ru) | Делитель частоты следовани импульсов | |
| JPH0256853B2 (ja) | ||
| KR880003263Y1 (ko) | 리모콘 시그날의 복조회로 | |
| JPS5969537U (ja) | 入力パルス数計数回路 | |
| JPH0112431Y2 (ja) | ||
| JPS63151207A (ja) | クロツクパルス制御回路 | |
| JPS58109337U (ja) | 入力回路 | |
| JPS5814626A (ja) | マイクロプロセッサ | |
| JPS58105626U (ja) | 非同期入力コマンド信号によるタイミングパルス発生回路 | |
| JPS58182582A (ja) | 時刻発生装置 | |
| JPS60102690U (ja) | 放射線測定器雑音防止回路 | |
| JPS58138145A (ja) | Ｐｃｍ信号受信機におけるクロツクパルス発生回路 | |
| JPS58169732U (ja) | ノイズ防止回路 | |
| JPS59147249U (ja) | マイクロプロセツサ暴走監視回路 | |
| JPS59144933U (ja) | 出荷装置のパルス欠落検出回路 | |
| JPH0368348B2 (ja) | ||
| JPS6040149U (ja) | ビツト同期ｐｌｌ用位相比較器 | |
| JPH04278614A (ja) | 半導体集積回路 | |
| JPS60176179U (ja) | パルス周期判別回路 |