JPS6347942A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS6347942A JPS6347942A JP19237986A JP19237986A JPS6347942A JP S6347942 A JPS6347942 A JP S6347942A JP 19237986 A JP19237986 A JP 19237986A JP 19237986 A JP19237986 A JP 19237986A JP S6347942 A JPS6347942 A JP S6347942A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- chip
- pad
- thickness
- microcapsules
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 25
- 239000003094 microcapsule Substances 0.000 claims abstract description 28
- 238000002161 passivation Methods 0.000 claims abstract description 11
- 239000002245 particle Substances 0.000 abstract description 13
- 239000000758 substrate Substances 0.000 abstract description 13
- 238000000034 method Methods 0.000 description 13
- 239000000853 adhesive Substances 0.000 description 7
- 230000001070 adhesive effect Effects 0.000 description 7
- 229920005992 thermoplastic resin Polymers 0.000 description 6
- 239000012798 spherical particle Substances 0.000 description 5
- PPBRXRYQALVLMV-UHFFFAOYSA-N Styrene Chemical compound C=CC1=CC=CC=C1 PPBRXRYQALVLMV-UHFFFAOYSA-N 0.000 description 4
- 239000010410 layer Substances 0.000 description 4
- 239000002775 capsule Substances 0.000 description 3
- 239000000843 powder Substances 0.000 description 3
- 229920001169 thermoplastic Polymers 0.000 description 3
- NLHHRLWOUZZQLW-UHFFFAOYSA-N Acrylonitrile Chemical compound C=CC#N NLHHRLWOUZZQLW-UHFFFAOYSA-N 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000010419 fine particle Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000002923 metal particle Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 239000000088 plastic resin Substances 0.000 description 1
- -1 polybutylene terephthalate Polymers 0.000 description 1
- 229920001707 polybutylene terephthalate Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 229920000306 polymethylpentene Polymers 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 229920003048 styrene butadiene rubber Polymers 0.000 description 1
- 239000004416 thermosoftening plastic Substances 0.000 description 1
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、ICチップ、トランジスタ等の半導体素子
と配線基板とを接続する接続構造に係り、特に、導電性
微粒子を用いた半導体素子、実装構造に関する。
と配線基板とを接続する接続構造に係り、特に、導電性
微粒子を用いた半導体素子、実装構造に関する。
〔従来の技術]
ICチップ、トランジスタ等の半導体素子と配線基板と
を接続する方法としては、種々の方法が提案されている
。例えば、リード配線が形成されたセラミック基板に、
ICチップを載置固定した後、リード配線部分とICチ
ップ等のパッド部分を金線等によって接続するワイヤボ
ンデーイング方式、先81部にバンプが形成されたイン
ナーリードを有するテープ状のポリイミドフィルムのi
i記バンブ部分をICチップ等のパッド部分と接続する
テープ・オートメイテフド・ボンディング方式(TAB
方式)、ICチップのパッド部分にバンプを形成してお
きこのバンプ部を、リード配線が形成された基板上に接
続するフリップ・チップ方式等がある。これらの方式は
、それぞれ長所を有しており、従来より多用されている
ところであるが、いずれの方式も自動化のためには比較
的複雑な装置・工程を必要としている。
を接続する方法としては、種々の方法が提案されている
。例えば、リード配線が形成されたセラミック基板に、
ICチップを載置固定した後、リード配線部分とICチ
ップ等のパッド部分を金線等によって接続するワイヤボ
ンデーイング方式、先81部にバンプが形成されたイン
ナーリードを有するテープ状のポリイミドフィルムのi
i記バンブ部分をICチップ等のパッド部分と接続する
テープ・オートメイテフド・ボンディング方式(TAB
方式)、ICチップのパッド部分にバンプを形成してお
きこのバンプ部を、リード配線が形成された基板上に接
続するフリップ・チップ方式等がある。これらの方式は
、それぞれ長所を有しており、従来より多用されている
ところであるが、いずれの方式も自動化のためには比較
的複雑な装置・工程を必要としている。
そこで、最近導電性に異方性をもたせた接着剤を使用す
る方式が提案されている(特開昭60−180132号
公報)。
る方式が提案されている(特開昭60−180132号
公報)。
この方式の1つに、異方導電マイクロ・カプセルを用い
たものが提案されている。これは、第6図に示すような
マイクロ・カプセルを用いるものである。第6図におい
て、マイクロ・カプセル10は金属等の導電性球状粒子
12を熱可塑性樹脂11で包み込んだものであり、導電
性球状粒子12の直径d=1〜10μm程度であり、そ
の外側の熱可塑性樹脂11の厚さz=1〜5μm程度の
ものである。
たものが提案されている。これは、第6図に示すような
マイクロ・カプセルを用いるものである。第6図におい
て、マイクロ・カプセル10は金属等の導電性球状粒子
12を熱可塑性樹脂11で包み込んだものであり、導電
性球状粒子12の直径d=1〜10μm程度であり、そ
の外側の熱可塑性樹脂11の厚さz=1〜5μm程度の
ものである。
導電性球状粒子12は、例えばPd粉末が用いられるが
、Pd粉末は、球状で粒径のそろったものが得られ、粒
度を調整することによりその誤差も±2%程度のものが
得られている。熱可塑性樹脂11には、種々の樹脂が用
いられるが、例えば、スチレン/アクリロニトリル熱可
塑性ポリマー、ポリブチレンテレフタレート、ポリ (
4−メチルペンテン−1)等が好適である。導電性球状
粒子12は、金属粒子でなくとも良(、例えば、微少の
ポリマー粒子にNiメツキを施したようなものも使用し
うる。
、Pd粉末は、球状で粒径のそろったものが得られ、粒
度を調整することによりその誤差も±2%程度のものが
得られている。熱可塑性樹脂11には、種々の樹脂が用
いられるが、例えば、スチレン/アクリロニトリル熱可
塑性ポリマー、ポリブチレンテレフタレート、ポリ (
4−メチルペンテン−1)等が好適である。導電性球状
粒子12は、金属粒子でなくとも良(、例えば、微少の
ポリマー粒子にNiメツキを施したようなものも使用し
うる。
このような、マイクロ・カプセル10を、第7図(イ)
に示すように、ICチップ1のパッド部分2に対応した
配線基板4の電極5部分に配置し、しかる後、これを加
熱加圧する。このようにすると、マイクロ・カプセル1
0の外側の熱可塑性樹脂11が溶け、パッド部分2と電
極5とが、金属等の導電性球状粒子12によって接続さ
れる。この状態で加熱を停止し、冷却するとパッドと電
極とが接続した状態で熱可塑性樹脂11によって固着さ
れる。なお、マイクロ・カプセル10を配線基板4の電
極5の部分にのみ配置するには、電極5の部分のみに接
着剤6を設け、この上にマイクロ・カプセルを散布すれ
ば良い。散布後、基板5をうらがえして、不要部分に散
布されたマイクロ・カプセルを除去する。マイクロ・カ
プセル10は、溶融後回固着した状態で積方向には互い
に絶縁されているが、縦方向には導電性を有している。
に示すように、ICチップ1のパッド部分2に対応した
配線基板4の電極5部分に配置し、しかる後、これを加
熱加圧する。このようにすると、マイクロ・カプセル1
0の外側の熱可塑性樹脂11が溶け、パッド部分2と電
極5とが、金属等の導電性球状粒子12によって接続さ
れる。この状態で加熱を停止し、冷却するとパッドと電
極とが接続した状態で熱可塑性樹脂11によって固着さ
れる。なお、マイクロ・カプセル10を配線基板4の電
極5の部分にのみ配置するには、電極5の部分のみに接
着剤6を設け、この上にマイクロ・カプセルを散布すれ
ば良い。散布後、基板5をうらがえして、不要部分に散
布されたマイクロ・カプセルを除去する。マイクロ・カ
プセル10は、溶融後回固着した状態で積方向には互い
に絶縁されているが、縦方向には導電性を有している。
この方法による例として、平均粒径1,19μmのPd
粉末に膜厚0.5μmのスチレン/アクリロニトリル熱
可塑性ポリマーを施した異方導電マイクロ・カプセルを
用いた例では、分解能約20本/mm(ラインスペース
25μm)接続抵抗値約0.16〜0.36Ω/バツド
の異方導電性が得られた。(パッド面積的、1.9 X
Loam” 、138 X 138μm2程度)。
粉末に膜厚0.5μmのスチレン/アクリロニトリル熱
可塑性ポリマーを施した異方導電マイクロ・カプセルを
用いた例では、分解能約20本/mm(ラインスペース
25μm)接続抵抗値約0.16〜0.36Ω/バツド
の異方導電性が得られた。(パッド面積的、1.9 X
Loam” 、138 X 138μm2程度)。
なお、3は通常のICチップに設けられているパッシベ
ーション膜であり、図示のとおり、パッド部分2よりわ
ずかに突出している。
ーション膜であり、図示のとおり、パッド部分2よりわ
ずかに突出している。
前述の従来例のものにおいても、分解能、接続抵抗値と
も、ICチップを実装する際の性能としては充分なもの
が得られるが、この従来例のものでは、マイクロ・カプ
セルを電極5の部分のみに配置する為の特別な加工工程
が必要となるという問題点を有する。
も、ICチップを実装する際の性能としては充分なもの
が得られるが、この従来例のものでは、マイクロ・カプ
セルを電極5の部分のみに配置する為の特別な加工工程
が必要となるという問題点を有する。
また、マイクロ・カプセルの異方導電性を利用し、全面
にマイクロ・カフセルを配置し、加熱加圧して、実装す
るものもあるが、この場合は、加熱加圧する際にICチ
ップ表面のパッシベーション膜を破壊したり、場合によ
ってはICチップ表面の配線パターンをも破壊してしま
うという問題点を有していた。またこの場合には、IC
チップのサブストレート・ダイシング部分とのショート
を起すというような時もあった。
にマイクロ・カフセルを配置し、加熱加圧して、実装す
るものもあるが、この場合は、加熱加圧する際にICチ
ップ表面のパッシベーション膜を破壊したり、場合によ
ってはICチップ表面の配線パターンをも破壊してしま
うという問題点を有していた。またこの場合には、IC
チップのサブストレート・ダイシング部分とのショート
を起すというような時もあった。
この発明は、このような問題点を解決するためになされ
たものであり、ICチップにダメージを与えることなく
、しかもパッド部分のみにマイクロ・カプセルを配置せ
ずに、ICチップ等の半導体素子等と配線基板とを接続
できる半導体装置を提供することを目的とする。
たものであり、ICチップにダメージを与えることなく
、しかもパッド部分のみにマイクロ・カプセルを配置せ
ずに、ICチップ等の半導体素子等と配線基板とを接続
できる半導体装置を提供することを目的とする。
上記の問題点を解決するため、この発明においては、上
面に配線パターンを有する基板と、外部への接続のため
のパッド部分を有するICチップ等の半導体素子とを異
方導電性のマイクしトカプセルによって接続固着した半
導体装置において、半導体素子のパッドに対応する部分
の電極の厚さを、他よりも厚く構成したことを特徴とす
る。
面に配線パターンを有する基板と、外部への接続のため
のパッド部分を有するICチップ等の半導体素子とを異
方導電性のマイクしトカプセルによって接続固着した半
導体装置において、半導体素子のパッドに対応する部分
の電極の厚さを、他よりも厚く構成したことを特徴とす
る。
このように構成することにより、マイクロ・カプセルを
特にパッド部分のみに配置することなく、全面に設けて
も、半導体素子のパッシベーション膜、配線パターンを
破壊することもなく、また、サブストレートとの短絡を
起すこともない、半導体素子の実装構造を実現すること
ができる。
特にパッド部分のみに配置することなく、全面に設けて
も、半導体素子のパッシベーション膜、配線パターンを
破壊することもなく、また、サブストレートとの短絡を
起すこともない、半導体素子の実装構造を実現すること
ができる。
以下、図面を参照して、この発明の一実施例を説明する
。
。
第1図は、この発明の一実施例である。第1図において
は、1はICチップであり、半導体基板に形成された素
子領域20および多層に形成された配線パターン領域2
1を有する。2はICチップのパッド領域であり、この
部分が外部の配線基板の電極に接続される。パッド領域
2を除いた配線パターン領域21等の表面には、パッシ
ベーション膜3が設けられている。
は、1はICチップであり、半導体基板に形成された素
子領域20および多層に形成された配線パターン領域2
1を有する。2はICチップのパッド領域であり、この
部分が外部の配線基板の電極に接続される。パッド領域
2を除いた配線パターン領域21等の表面には、パッシ
ベーション膜3が設けられている。
4は配線基板であって、電極5を有している。
電極5はICチップエのパッド領域2に対向しており、
後で説明するようにマイクロ・カプセル10により相互
に接続されることになる。
後で説明するようにマイクロ・カプセル10により相互
に接続されることになる。
マイクロ・カプセル10は、第6図で説明したように、
中心部の導電粒子12(第1図では、両側のマイクロ・
カプセル中に破線で示しである)とその外側の熱可塑性
(封脂層11より成り、図に示すように一層に並べられ
た形で配置される。このようにマイクロ・カプセルを一
層に並べるには、配線基板4の表面全面に接着剤を塗布
しておき、この接着剤塗布面にマイクロ・カプセルを散
布し、その後、余分のマイクロ・カプセルを除去すれば
良い・ その後、ICチップ1を、配線基板4に対し、加熱しな
がら加圧する。第7図と共に説明したように、このよう
な加熱加圧により、マイクロ・カプセルの熱可塑性樹脂
11は、熔融し、中心部の導電粒子12が、パッド領域
2と電極5とを電気的に接続する。その後冷却されると
、樹脂11は、ICチップ1と配線基板4を接着したま
ま固着する。
中心部の導電粒子12(第1図では、両側のマイクロ・
カプセル中に破線で示しである)とその外側の熱可塑性
(封脂層11より成り、図に示すように一層に並べられ
た形で配置される。このようにマイクロ・カプセルを一
層に並べるには、配線基板4の表面全面に接着剤を塗布
しておき、この接着剤塗布面にマイクロ・カプセルを散
布し、その後、余分のマイクロ・カプセルを除去すれば
良い・ その後、ICチップ1を、配線基板4に対し、加熱しな
がら加圧する。第7図と共に説明したように、このよう
な加熱加圧により、マイクロ・カプセルの熱可塑性樹脂
11は、熔融し、中心部の導電粒子12が、パッド領域
2と電極5とを電気的に接続する。その後冷却されると
、樹脂11は、ICチップ1と配線基板4を接着したま
ま固着する。
この発明においては、電極5の厚さを厚くして、ICチ
ップ1のパッド領域2と電極5とが、導電粒子12によ
って接続された状態で、電極5とパッド領域2以外の部
分で導電粒子がパッシベーション膜3にまで届かないよ
うにしておく。即ら、パッシベーション膜3の厚さをa
として(パ・ノド部分よりパッシベーション膜3はaだ
け突出することになる)、電極5の厚さXとすると、x
>a+α ・・−・−・・−−−−一・−・−・・・−
−−−−(1)だだしαは、導電粒子12のバラツキ及
び安全率を見込んだ量、 とする。このように構成することにより粒径がコントロ
ールされたマイクロ・カプセル10は、ICチップ1の
パッド領域以外の個所とでは接触することない。
ップ1のパッド領域2と電極5とが、導電粒子12によ
って接続された状態で、電極5とパッド領域2以外の部
分で導電粒子がパッシベーション膜3にまで届かないよ
うにしておく。即ら、パッシベーション膜3の厚さをa
として(パ・ノド部分よりパッシベーション膜3はaだ
け突出することになる)、電極5の厚さXとすると、x
>a+α ・・−・−・・−−−−一・−・−・・・−
−−−−(1)だだしαは、導電粒子12のバラツキ及
び安全率を見込んだ量、 とする。このように構成することにより粒径がコントロ
ールされたマイクロ・カプセル10は、ICチップ1の
パッド領域以外の個所とでは接触することない。
第2図は、やはり電極5を厚く構成した状態を示してい
るが、この場合、電極5は、電極5″にまで引出すため
の領域5′を有する場合を示しており、この場合、電極
5の厚さより引出領域5′の厚さをうずくしている。
るが、この場合、電極5は、電極5″にまで引出すため
の領域5′を有する場合を示しており、この場合、電極
5の厚さより引出領域5′の厚さをうずくしている。
このとき、電極5と引出領域5′の間と膜着X′はパッ
シベーション膜の厚さをa、マイクロ・カプセルのつぶ
れ寸法(熱可塑性樹脂部分の厚さ)b、マイクロ・カプ
セルとパッシベーション膜の寸法のバラツキ分をCとす
れば、 X ′ ≧a+b+c となる。一般に、a=1μmf1度、b”=0.5〜1
μm、c″=0.1〜0.5μmであるからX′は約2
μm強あれば良い。
シベーション膜の厚さをa、マイクロ・カプセルのつぶ
れ寸法(熱可塑性樹脂部分の厚さ)b、マイクロ・カプ
セルとパッシベーション膜の寸法のバラツキ分をCとす
れば、 X ′ ≧a+b+c となる。一般に、a=1μmf1度、b”=0.5〜1
μm、c″=0.1〜0.5μmであるからX′は約2
μm強あれば良い。
この場合、ICチップのダイシング部分6とマイクロ・
カプセル10は接融することはなく、ICチップの基才
反がショートされることもない。
カプセル10は接融することはなく、ICチップの基才
反がショートされることもない。
なお、引出領域5′を形成するには、全体を厚くした電
極5をエツチングしても良く、又、全体をうずくした電
極に対し、電極5のみをさらに厚く構成しても良い。
極5をエツチングしても良く、又、全体をうずくした電
極に対し、電極5のみをさらに厚く構成しても良い。
第3図、第4図は、配線基板の応用例である。
第3図の場合は、電極5、引出領域5′に加え、配線パ
ターンの電流容量を増加させるためのパターン7を設け
たものである。また、第4図の場合は、電流容量を増加
させる必要がない場合であり電極5以外の部分全体をう
ずく構成したものである。
ターンの電流容量を増加させるためのパターン7を設け
たものである。また、第4図の場合は、電流容量を増加
させる必要がない場合であり電極5以外の部分全体をう
ずく構成したものである。
第5図は、この発明のさらに他の実施例である。
この場合、配線基板、tの電極5の一部を厚くするかわ
りに、ICチップ1のバッド部分2の厚さを、厚くする
ため、さらにバンプ7を設けたちのであり、バンブ7の
厚さを、パッシベーション膜3の厚さより大としたもの
である。バンプ7の厚さXは、第1図で説明したとおり
のものであれば良い。
りに、ICチップ1のバッド部分2の厚さを、厚くする
ため、さらにバンプ7を設けたちのであり、バンブ7の
厚さを、パッシベーション膜3の厚さより大としたもの
である。バンプ7の厚さXは、第1図で説明したとおり
のものであれば良い。
また、マイクロ・カプセルに躍らず、一般に市販されて
いる異方導電接着剤(例えば特開昭60−193353
号公報、特開昭60−262489号公報、特開昭60
−207397号公報等に記載の如く、主にスチレンブ
タジェンゴムと半田球あるいはNi微粒子の混在物)を
用いた場合にも、この方式を適用すれば、ICチップの
パッシベーション膜のtRlXやダイシング部分でのサ
ブストレート・ショートを防止することができ、確実な
IC接続が可能となる。
いる異方導電接着剤(例えば特開昭60−193353
号公報、特開昭60−262489号公報、特開昭60
−207397号公報等に記載の如く、主にスチレンブ
タジェンゴムと半田球あるいはNi微粒子の混在物)を
用いた場合にも、この方式を適用すれば、ICチップの
パッシベーション膜のtRlXやダイシング部分でのサ
ブストレート・ショートを防止することができ、確実な
IC接続が可能となる。
また、特に図には示さないが、多層基板で絶縁層(表面
)上にスルーホールを介して、ワイヤポンディングパッ
ドに対応した部分のみ配線電極を形成した形であって良
い。
)上にスルーホールを介して、ワイヤポンディングパッ
ドに対応した部分のみ配線電極を形成した形であって良
い。
以上、述べたようにこの発明によれば、配線基板上に電
極部分を含めて全面に接着剤を設けて、マイクロ・カプ
セルを全面に設けておいても、パッシベーション膜を損
傷することなく、ICチップと配線基板を確実に接着す
ることができるので、接続工程が簡単であり、能率が良
い。
極部分を含めて全面に接着剤を設けて、マイクロ・カプ
セルを全面に設けておいても、パッシベーション膜を損
傷することなく、ICチップと配線基板を確実に接着す
ることができるので、接続工程が簡単であり、能率が良
い。
特に、パターニングした形の接着剤を形成するための特
別な工程が不要であり、製造が容易となる。
別な工程が不要であり、製造が容易となる。
第1図、第2図はこの発明の一実施例、第3図、第4図
、第5図はそれぞれこの発明の他の実施例である。第6
図はこの発明に用いるマイクロ・カプセルを示す菌、第
7図は従来例を示す図である。 1−−− I Cチップ 2−パッド領域3−パッ
シベーション膜 4−配線基板 5−電極 6−ダイシング部分 7−バンブ 10−m−マイクロ・カプセル 1]−熱可塑性樹脂 12−導電粒子 第1図 と 第2図 第3図 第4図 第5図 第6図 0 (イ) 0 (ロ) 第7図
、第5図はそれぞれこの発明の他の実施例である。第6
図はこの発明に用いるマイクロ・カプセルを示す菌、第
7図は従来例を示す図である。 1−−− I Cチップ 2−パッド領域3−パッ
シベーション膜 4−配線基板 5−電極 6−ダイシング部分 7−バンブ 10−m−マイクロ・カプセル 1]−熱可塑性樹脂 12−導電粒子 第1図 と 第2図 第3図 第4図 第5図 第6図 0 (イ) 0 (ロ) 第7図
Claims (4)
- (1)上面に配線パターンを有する配線基板と、外部へ
の接続パッドを有する半導体素子とを、異方導電性マイ
クロ・カプセルによって接続固着した半導体装置におい
て、接続パッドと、それに対応する配線基板上の電極部
分との間隙を、その他の部分より狭くしたことを特徴と
する半導体装置。 - (2)配線基板上の電極の厚さを厚くすることにより、
接続パッドと電極部分の間隙を狭くしたことを特徴とす
る特許請求の範囲第1項記載の半導体装置。 - (3)接続パッドを厚くすることにより、接続パッドと
電極部分の間隙を狭くしたことを特徴とする特許請求の
範囲第1項記載の半導体装置。 - (4)接続パッドと電極間隙を、少なくとも半導体装置
のパッシベーション膜の厚さ分だけ狭くしたことを特徴
とする特許請求の範囲第1項または第2項の半導体装置
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19237986A JPS6347942A (ja) | 1986-08-18 | 1986-08-18 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19237986A JPS6347942A (ja) | 1986-08-18 | 1986-08-18 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6347942A true JPS6347942A (ja) | 1988-02-29 |
Family
ID=16290314
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19237986A Pending JPS6347942A (ja) | 1986-08-18 | 1986-08-18 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6347942A (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51101469A (en) * | 1975-03-04 | 1976-09-07 | Suwa Seikosha Kk | Shusekikairono chitsupugaihaisenhoho |
| JPS5821350A (ja) * | 1981-07-30 | 1983-02-08 | Seiko Epson Corp | 半導体集積回路の実装構造 |
| JPS60116157A (ja) * | 1983-11-29 | 1985-06-22 | Matsushita Electric Ind Co Ltd | 半導体装置 |
-
1986
- 1986-08-18 JP JP19237986A patent/JPS6347942A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51101469A (en) * | 1975-03-04 | 1976-09-07 | Suwa Seikosha Kk | Shusekikairono chitsupugaihaisenhoho |
| JPS5821350A (ja) * | 1981-07-30 | 1983-02-08 | Seiko Epson Corp | 半導体集積回路の実装構造 |
| JPS60116157A (ja) * | 1983-11-29 | 1985-06-22 | Matsushita Electric Ind Co Ltd | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100447035B1 (ko) | 반도체 장치의 제조방법 | |
| JP2769491B2 (ja) | 電気的装置 | |
| US7749806B2 (en) | Fabricating process of a chip package structure | |
| WO2000070677A1 (en) | Semiconductor device, method of manufacture thereof, circuit board, and electronic device | |
| JP3565090B2 (ja) | 半導体装置の製造方法 | |
| US20060249856A1 (en) | Bumpless semiconductor device | |
| JP3308855B2 (ja) | 半導体装置の製造方法 | |
| JP2753696B2 (ja) | 半導体パッケージのテープ自動結合構造 | |
| JP2000277649A (ja) | 半導体装置及びその製造方法 | |
| US6656771B2 (en) | Semiconductor device, method of connecting a semiconductor chip, circuit board, and electronic equipment | |
| JP2000243864A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP3925752B2 (ja) | バンプ付き配線基板及び半導体パッケ−ジの製造法 | |
| JP4029255B2 (ja) | 接着部材 | |
| JPS6347942A (ja) | 半導体装置 | |
| JP3455602B2 (ja) | 半導体素子実装基板の製造方法 | |
| JPH03244140A (ja) | 半導体装置 | |
| JP3889311B2 (ja) | プリント配線板 | |
| JP3320699B2 (ja) | 半導体装置、および半導体装置の実装体 | |
| JPH0526747Y2 (ja) | ||
| JPH0440277Y2 (ja) | ||
| KR0171099B1 (ko) | 반도체 기판 범프 및 그 제조방법 | |
| JP3395926B2 (ja) | 電極装置 | |
| JP3692810B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2008024941A (ja) | 半導体装置 | |
| JPH0719797B2 (ja) | 半導体装置の実装具 |