JPS6348026A - 遅延時間差監視回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔目次〕 概要 産業上の利用分野 従来の技術 発明が解決しようとする問題点 問題点を解決するための手段 作用 実施例 発明の効果 〔概要〕 デジタル多重無線方式の無瞬断切替装置の受端側におい
て、現用システムと予備システム間の遅延時間差を、そ
の一方のシステムのデータを遅れデータ、進みデータ、
通常のデータ等の抽出を行ってこれらのデータを他方の
システムのデータと比較することにより監視するように
したものであ〔産業上の利用分野〕 本発明は遅延時間差監視回路に係り、特にデジタル多重
無線方式の無瞬断切替装置の受端側において、無瞬断切
替の為にあらかじめ現用システム、予備システム間の絶
対遅延時間差を検出するようにしたものに関する。

〔従来の技術〕

デジタル多重無線方式では、現用回線の他に予備回線が
用意され、現用回線に障害が発生したとき予備回線に切
換えて通信を継続している。このときデジタルデータを
無瞬断で切替を行うことが必要である。

ところで現用回線と予備回線とは装置間ケーブル、分波
器等による遅延時間が同一であるとは限らないので遅延
時間差がありこれらの回線のデータには時間的ずれが存
在している。したがって回線切換を行うときそのデータ
の時間的ずれの量がないように調整した上で切換えるこ
とが必要である。

このため、従来では、第４図に示す如（、現用回線ｌ、
を予備回線１０に切換えを行う場合にその遅延時間差を
人間が目でみる場合、送端スイッチＳ１を並列接続状態
にした後、シンクロスコープ４０をモニタ端子ＭＴ、Ｍ
Ｔに接続して波形観測し、現用システムと予備システム
間の絶対遅延時間差を遅延回路Ｔ０、ＴＩにより調整し
一致させていた。

〔発明が解決しようとする問題点〕

このようにして遅延時間差の監視をシンクロスコープ４
０による波形観測により行っていたので、そのため主信
号のビットレイトより高速のシンクロスコープ４０を必
要とするため、シンクロスコープとして高価なものを使
用しなければならず、しかもシンクロスコープは大型で
取扱いも複雑であるという問題点があった。

また、遅延時間差監視時にはシンクロスコープで観測可
能な周期性のある固定パターンを回線データのかわりに
置き換える必要があった。

本発明の目的は、このような問題点を解決するために、
前記の如きＣＲＴ観測装置を使用することなく遅延時間
を観測できる遅延時間差監視回路を提供することである
。

〔問題点を解決するための手段〕

前記目的を達成するため、本発明では、第１図に示ス如
り、ｎビットのシフトレジスタ１と’／ｚビットのシフ
トレジスタ２を設け、シフトレジスタ２の″／２ビット
シフト出力Ｑ”八と、レジスタ１の１ビツトシフト出力
Ｑ２．２ビツトシフト出力Ｑ２・・・・・−ｎビットシ
フト出力Ｑｎを比較器３−１−・−３−ｎで比較する。

またそれぞれ１八ビツトのシフト出力を比較器３−’／
２で比較する。そして比較器３−０．３−１−・・−・
−・３−ｎの出力を積分器４−１　−−一−−・・・−
４−ｎに送出し、積分器４−１・−・・−・・４−ｎの
出力状態を表示器５−１　・−・−・・−５−ｎで表示
する。比較器３−１　　・・−・・・−３−ｎは２つの
入力が一致したとき「０」を出力し、不一致のとき「１
」を出力して積分器がこれを積分する。

〔作用〕

もし予備システムＰｒｏｔと現用システムＭ　ａ　１０
間に遅延時間差がなければ比較器３−’／２は常時ｒＯ
Ｊを出力し、積分器４−”／２はローレベルを出力する
ので表示器５−”／２がこれを表示するが、他の比較器
３−１−・・−・−−−−−３−ｎは「１」を出力し、
積分器４−１−・−・・−−−−４−ｎはハイレベルを
出力し表示器５−１　−・−−−−−５−ｎは動作しな
い。

しかし遅延時間差があって例えば″／２ビット予備シス
テムＰｒｏｔ側が進んでいれば比較器３−ｎが常時「０
」を出力するので表示器５−ｎのみがこれを表示し、逆
に″／２ビット予備システムＰｒｏｔ側が遅れていれば
比＄２！Ｓ３’−１が常時「０」を出力するので表示器
５−１のみが動作することになる。このようにして遅延
状態に応じて特定の表示器を動作側？１１１することが
できる。

〔実施例〕

本発明の一実施例を第２図および第３図にもとづき説明
する。

第２図は本発明の一実施例構成図であり±１ビットまで
の遅延状態が表示可能なもの、第３図は本発明の監視回
路の接続位置の一例を示すものである。

図中、地図と同一符号は同一部分を示し、１１は３ビツ
トのシフトレジスタ、１２は２ビツトのシフトレジスタ
、１３−１〜１３−３は排他的論理和（Ｅ　Ｘ　ＯＲ）
素子、Ｄ１〜Ｄ３は発光ダイオードであり、第３図の２
０は、例えば第２図に示す如き構成の監視回路である。

そしてＲは抵抗、Ｃはコンデンサでありこれらにより積
分回路が構成されている。

第２図において、予備システム（Ｐｒｏｔ）主記号がシ
フトレジスタ１１に、現用システム（Ｍａｉｎ）主信号
がシフトレジスタ１２に入力される。またシフトレジス
タ１１．１２には主信号に同期したクロックＣＬＫが印
加される。シフトレジスタ１１のＱ、端子はＥχＯＲ素
子１３−１に、Ｑ２端子はＥＸＯＲ素子１３−２に、Ｑ
３端子はＥＸＯＲ素子１３−３にそれぞれ接続され、シ
フトレジスタ１２のＱ２゛端子が各ＥＸＯＲ素子１３−
１〜１３−３の他方に接続されている。

各々のＥＸＯＲ素子１３−１〜１３−３の出力は、２つ
の入力データが一敗したとき「０」、不一致のとき「１
」となるので、遅延時間差が不一致のときＥＸＯＲ素子
１３−１〜１３−３は「１」、「０」が２の確立で出力
され、抵抗ＲとコンデンサＣにより構成される積分回路
への積分結果は「１」レベルの２となる。

しかし時間遅れがない場合はＥＸＯＲ素子１３〜２が常
時「０」を出力するので発光ダイオードＤ２が印加電圧
■により発光するのでこれを表示することになる。

また予備システム主信号が１ビット進みの場合にはＥＸ
ＯＲ素子１３−３が常時「０」を出力するので発光ダイ
オードＤ３が発光表示し、予備システム主信号が１ビッ
ト遅れの場合にはＥＸＯＲ素子１３−１が常時「０」を
出力するので発光ダイオードＤ１が発光表示することに
なる。したがってこれを遅延時間差の順に表示すること
により容易に遅延時間差を知ることができる。そしてこ
れに応じて遅延回路Ｔ。、ＴＩを調整することにより時
間遅れをなくすることができる。

なお、第２図は遅延時間の表示が±１ビットの例である
が、勿論本発明はこれのみに限定されるものではない。

〔発明の効果〕

本発明によれば非常に簡単な手段により絶対遅延時間差
をヰ食出表示することができるので、デジタル多重無線
方式の無瞬断切替装置の受端側において無瞬断切替のた
めに必要な現用システム、予備システム間の絶対遅延時
間差が同一となるような調整用等にきわめて好適なもの
を提供することができる。

【図面の簡単な説明】

第１図は本発明の原理説明図、 第２図は本発明の一実施例構成図、 第３図は本発明の監視回路の接、続位置説明図、第４図
は従来例を示す。

Claims (1)

1. 【特許請求の範囲】 システムの状態に応じて現用システムと予備システムを
   無瞬断切替を行うデジタル多重無線方式の無瞬断切替装
   置の受端側における遅延時間差監視手段において、 予備システムの信号が入力される第１シフトレジスタ（
   １）と、 現用システムの信号が入力される第２シフトレジスタ（
   ２）と、 第２シフトレジスタの出力と、第１シフトレジスタの各
   段の出力を比較する比較手段（３−１）〜（３−ｎ）と
   、 比較手段の出力を積分する積分手段（４−１）〜（４−
   ｎ）と、 積分手段の状態を表示する表示手段（５−１）〜（５−
   ｎ）を 具備したことを特徴とする遅延時間差監視回路。