JPS6348205B2 - - Google Patents
Info
- Publication number
- JPS6348205B2 JPS6348205B2 JP55027111A JP2711180A JPS6348205B2 JP S6348205 B2 JPS6348205 B2 JP S6348205B2 JP 55027111 A JP55027111 A JP 55027111A JP 2711180 A JP2711180 A JP 2711180A JP S6348205 B2 JPS6348205 B2 JP S6348205B2
- Authority
- JP
- Japan
- Prior art keywords
- band
- voltage
- gate
- switching
- diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/74—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of diodes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
- H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
- H03F3/193—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/72—Gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
- H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
- H03G1/0017—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid-state elements
- H03G1/0029—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid-state elements using field-effect transistors [FET]
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/3052—Automatic control in amplifiers having semiconductor devices in bandpass amplifiers (H.F. or I.F.) or in frequency-changers used in a (super)heterodyne receiver
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)
- Control Of Amplification And Gain Control (AREA)
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
Description
【発明の詳細な説明】
本発明は、高周波増幅回路、特にデユアル・ゲ
ートMOS FETの第１のゲートにバイアス電圧
を与えると共に第２のゲートにAGC電圧を供給
した高周波増幅素子をそなえると共に、切換ダイ
オードに対して切換電圧を与えてバンド切換を行
なう高周波増幅回路において、上記切換電圧によ
つてバンド切換えを行なうと共に、切換電圧を分
圧した分圧点の電圧を上記バイアス電圧とし、ハ
イバンド受信時に上記分圧点の電圧をより大にし
て上記バイアス電圧を大に選び、ローバンド受信
時とハイバンド受信時とでAGCの掛り具合を均
一化し、当該均一化に当つてバンド切換ダイオー
ドをバイアス切換用に兼用するようにした高周波
増幅回路に関するものである。
ートMOS FETの第１のゲートにバイアス電圧
を与えると共に第２のゲートにAGC電圧を供給
した高周波増幅素子をそなえると共に、切換ダイ
オードに対して切換電圧を与えてバンド切換を行
なう高周波増幅回路において、上記切換電圧によ
つてバンド切換えを行なうと共に、切換電圧を分
圧した分圧点の電圧を上記バイアス電圧とし、ハ
イバンド受信時に上記分圧点の電圧をより大にし
て上記バイアス電圧を大に選び、ローバンド受信
時とハイバンド受信時とでAGCの掛り具合を均
一化し、当該均一化に当つてバンド切換ダイオー
ドをバイアス切換用に兼用するようにした高周波
増幅回路に関するものである。
従来、例えばVHF電子同調チユーナのアンテ
ナ同調回路においては、第１図図示の如く、デユ
アル・ゲートMOS FETの第１のゲートに対し
て信号電圧を与え、第２のゲートにAGC電圧を
与えるよう構成しており、かつ第１のゲートに対
して所定のバイアス電圧を印加するように構成し
ている。なお、第１図において、符号１はデユア
ル・ゲートMOS FET、２は第１のゲート、３
は第２のゲート、４は可変容量回路部、５はバン
ド切換回路部、６はバイアス電圧供給部、７は可
変容量ダイオード、８，９は夫々コイル、１０は
切換ダイオード、１１，１２は夫々コンデンサ、
１３ないし１６は夫々抵抗、１７はバイアス用高
抵抗、１８は同調電圧端子、１９はハイバンド選
択電圧端子、２０はローバンド選択電圧端子、２
１はバイアス電圧供給端子、２２は結合コンデン
サ、２３は抵抗を表わしている。
ナ同調回路においては、第１図図示の如く、デユ
アル・ゲートMOS FETの第１のゲートに対し
て信号電圧を与え、第２のゲートにAGC電圧を
与えるよう構成しており、かつ第１のゲートに対
して所定のバイアス電圧を印加するように構成し
ている。なお、第１図において、符号１はデユア
ル・ゲートMOS FET、２は第１のゲート、３
は第２のゲート、４は可変容量回路部、５はバン
ド切換回路部、６はバイアス電圧供給部、７は可
変容量ダイオード、８，９は夫々コイル、１０は
切換ダイオード、１１，１２は夫々コンデンサ、
１３ないし１６は夫々抵抗、１７はバイアス用高
抵抗、１８は同調電圧端子、１９はハイバンド選
択電圧端子、２０はローバンド選択電圧端子、２
１はバイアス電圧供給端子、２２は結合コンデン
サ、２３は抵抗を表わしている。
ハイバンド選択時において、端子１９に正電圧
が印加される。この場合、切換ダイオード１０を
順方向に流れる電流が、抵抗１４、ダイオード１
０、コイル９、抵抗１５を通つて流れる。このた
めダイオード１０が導通していることから、高周
波的にはコイル９がダイオード１０とコンデンサ
１１とを介して短絡されることとなり、コイル８
とコンデンサ１１とが可変容量回路部４と協同し
て、ハイバンド内のチヤネルに同調される。一
方、ローバンド選択時においては、端子２０に正
電圧が印加される。この場合、電流が抵抗１６と
抵抗１５とに流れ、コイル９を介して、ダイオー
ド１０が逆方向にバイアスされダイオード１０に
電流が流れずオフ状態に保たれる。この結果コイ
ル８とコイル９とコンデンサ１２とが可変容量回
路部４と協同して、ローバンド内のチヤネルに同
調される。
が印加される。この場合、切換ダイオード１０を
順方向に流れる電流が、抵抗１４、ダイオード１
０、コイル９、抵抗１５を通つて流れる。このた
めダイオード１０が導通していることから、高周
波的にはコイル９がダイオード１０とコンデンサ
１１とを介して短絡されることとなり、コイル８
とコンデンサ１１とが可変容量回路部４と協同し
て、ハイバンド内のチヤネルに同調される。一
方、ローバンド選択時においては、端子２０に正
電圧が印加される。この場合、電流が抵抗１６と
抵抗１５とに流れ、コイル９を介して、ダイオー
ド１０が逆方向にバイアスされダイオード１０に
電流が流れずオフ状態に保たれる。この結果コイ
ル８とコイル９とコンデンサ１２とが可変容量回
路部４と協同して、ローバンド内のチヤネルに同
調される。
従来、上述のように構成されているが、図示の
如く一定のバイアス電圧が端子２１から抵抗１７
を介して供給されている。このために、例えばア
メリカにおけるVHF帯の如く、ハイバンドとロ
ーバンドの周波数差が大きい場合には、第３図Ａ
図示の如く、AGCの掛り具合がハイバンドとロ
ーバンドとで異なるものとなる。また当該バイア
スを選択させるに当つて、切換ダイオードを用い
るものが考慮されているが、余分に切換ダイオー
ドが必要となる。
如く一定のバイアス電圧が端子２１から抵抗１７
を介して供給されている。このために、例えばア
メリカにおけるVHF帯の如く、ハイバンドとロ
ーバンドの周波数差が大きい場合には、第３図Ａ
図示の如く、AGCの掛り具合がハイバンドとロ
ーバンドとで異なるものとなる。また当該バイア
スを選択させるに当つて、切換ダイオードを用い
るものが考慮されているが、余分に切換ダイオー
ドが必要となる。
本発明は、上記の点を解決することを目的と
し、バンド切換えを行なうと同時に上記バイアス
電圧の大きさを自動的に切換え得るようにするこ
とを目的としている。以下、具体的に説明する。
し、バンド切換えを行なうと同時に上記バイアス
電圧の大きさを自動的に切換え得るようにするこ
とを目的としている。以下、具体的に説明する。
第２図は本発明の一実施例構成、第３図Ａ，
Ｂ，ＣはAGCの掛り具合を説明する説明図、第
４図および第５図は夫々本発明の他の一実施例を
示す。
Ｂ，ＣはAGCの掛り具合を説明する説明図、第
４図および第５図は夫々本発明の他の一実施例を
示す。
第２図において、符号１ないし２０および２２
は夫々第１図に対応している。そして図示のＸは
本発明にいう分圧点を表わしている。図示の場
合、バイアス用高抵抗１７の一端が第１のゲート
２に接続され、かつ他端が図示Ｘ点に接続され
る。そして、第１図図示の抵抗２３が省略された
形となつている。
は夫々第１図に対応している。そして図示のＸは
本発明にいう分圧点を表わしている。図示の場
合、バイアス用高抵抗１７の一端が第１のゲート
２に接続され、かつ他端が図示Ｘ点に接続され
る。そして、第１図図示の抵抗２３が省略された
形となつている。
ハイバンド選択時においては、端子１９に正電
圧が印加され、第１図図示の場合と同様に、抵抗
１４、ダイオード１０、コイル９、抵抗１５を介
して電流が流れて、ダイオード１０とコンデンサ
１１とによつてコイル９が高周波的に短絡され
る。そして、このときに図示分圧点Ｘに現われる
電圧VXが抵抗１７を介して第１のゲート２に印
加される。言うまでもなく第１のゲート２の直流
入力抵抗が極めて高いために、上記電圧VXがそ
のままバイアス電圧となる。一方、ローバンド選
択時においては、端子２０に正電圧が印加され第
１図図示の場合と同様に、ダイオード１０が逆方
向にバイアスされる。そして、このとき抵抗１６
と１５とによる分圧点Ｘの電圧VX′が第１のゲー
ト２に対してバイアス電圧として印加される。
圧が印加され、第１図図示の場合と同様に、抵抗
１４、ダイオード１０、コイル９、抵抗１５を介
して電流が流れて、ダイオード１０とコンデンサ
１１とによつてコイル９が高周波的に短絡され
る。そして、このときに図示分圧点Ｘに現われる
電圧VXが抵抗１７を介して第１のゲート２に印
加される。言うまでもなく第１のゲート２の直流
入力抵抗が極めて高いために、上記電圧VXがそ
のままバイアス電圧となる。一方、ローバンド選
択時においては、端子２０に正電圧が印加され第
１図図示の場合と同様に、ダイオード１０が逆方
向にバイアスされる。そして、このとき抵抗１６
と１５とによる分圧点Ｘの電圧VX′が第１のゲー
ト２に対してバイアス電圧として印加される。
一般に、図示MOS FET １におけるAGCの
掛り具合は、第３図Ｂ図示の如く、第１のゲート
２に対して高いバイアス電圧を設定すると（VG1
高）、より早く掛るようになる。逆に低いバイア
ス電圧を設定すると（VG1低）、より遅く掛るよ
うになる。
掛り具合は、第３図Ｂ図示の如く、第１のゲート
２に対して高いバイアス電圧を設定すると（VG1
高）、より早く掛るようになる。逆に低いバイア
ス電圧を設定すると（VG1低）、より遅く掛るよ
うになる。
本発明の場合、抵抗１４の値をR1、抵抗１５
の値をR2、抵抗１６の値をR3、端子１９と２０
とに夫々印加される電圧をＥ、ダイオード１０に
おけるオン電圧をVTとすると、次の如くなる。
即ち、ハイバンド選択時における分圧点Ｘの電圧
VXは VX＝R2（Ｅ−VT）／R1＋R2 ……(1) で与えられる。またローバンド選択時における分
圧点Ｘの電圧VX′は VX′＝R2E／R2＋R3 ……(2) で与えられる。
の値をR2、抵抗１６の値をR3、端子１９と２０
とに夫々印加される電圧をＥ、ダイオード１０に
おけるオン電圧をVTとすると、次の如くなる。
即ち、ハイバンド選択時における分圧点Ｘの電圧
VXは VX＝R2（Ｅ−VT）／R1＋R2 ……(1) で与えられる。またローバンド選択時における分
圧点Ｘの電圧VX′は VX′＝R2E／R2＋R3 ……(2) で与えられる。
このことから、第３図Ａ図示の如きハイバンド
とローバンドとのAGCの掛り具合の差を、第３
図Ｂ図示の現象を利用して補正すべく、 VX＞VX′ ……(3) の如く選定しておくことによつて、第３図Ｃ図示
の如くAGCの掛り具合をハイバンドとローバン
ドとで実質上同じようにすることが可能となる。
とローバンドとのAGCの掛り具合の差を、第３
図Ｂ図示の現象を利用して補正すべく、 VX＞VX′ ……(3) の如く選定しておくことによつて、第３図Ｃ図示
の如くAGCの掛り具合をハイバンドとローバン
ドとで実質上同じようにすることが可能となる。
第４図は本発明の他の一実施例を示している。
図中の符号は第２図に対応しており、ダイオード
１０の接続極性が第２図図示の場合に対して逆に
なつているだけで実質上全く同じである。
図中の符号は第２図に対応しており、ダイオード
１０の接続極性が第２図図示の場合に対して逆に
なつているだけで実質上全く同じである。
第５図は本発明の他の一実施例を示す。図中の
符号１ないし４，６ないし２０および２２は第２
図に対応し、５′はマツチング回路の切換えまで
含めて切換えるバンド切換部、２４，２５は夫々
コイル、２６は切換ダイオード、２７はコンデン
サ、２８は抵抗、２９は信号端子を表わしてい
る。
符号１ないし４，６ないし２０および２２は第２
図に対応し、５′はマツチング回路の切換えまで
含めて切換えるバンド切換部、２４，２５は夫々
コイル、２６は切換ダイオード、２７はコンデン
サ、２８は抵抗、２９は信号端子を表わしてい
る。
図示の場合の動作は基本的には第２図図示の場
合と同じであるが、ハイバンド選択時においてコ
イル２４とコンデンサ２７とがコイル２５に対し
て並列に挿入された形となり、一方ローバンド選
択時においてコイル２４とコンデンサ２７との直
列回路が無効化される。
合と同じであるが、ハイバンド選択時においてコ
イル２４とコンデンサ２７とがコイル２５に対し
て並列に挿入された形となり、一方ローバンド選
択時においてコイル２４とコンデンサ２７との直
列回路が無効化される。
以上説明した如く、本発明によれば、分圧点Ｘ
の電位を利用してバイアス電圧を供給するように
しており、ハイバンド選択時とローバンド選択時
との選択のための切換ダイオードをそのまま利用
してAGCの掛り具合を均一化することが可能と
なる。そして、第１図図示の構成と第２図または
第３図図示の構成とを対比すると判る如く、抵抗
２３を省略することができ、多量生産におけるコ
スト低減に効果を発揮する。
の電位を利用してバイアス電圧を供給するように
しており、ハイバンド選択時とローバンド選択時
との選択のための切換ダイオードをそのまま利用
してAGCの掛り具合を均一化することが可能と
なる。そして、第１図図示の構成と第２図または
第３図図示の構成とを対比すると判る如く、抵抗
２３を省略することができ、多量生産におけるコ
スト低減に効果を発揮する。
第１図は従来のVHF電子同調チユーナのアン
テナ同調回路の一例、第２図は本発明の一実施
例、第３図Ａ，Ｂ，ＣはAGCの掛り具合を説明
する説明図、第４図および第５図は夫々本発明の
他の一実施例を示す。 図中、１はデユアル・ゲートMOS FET、２
は第１のゲート、３は第２のゲート、４は可変容
量回路部、５はバンド切換回路部、６はバイアス
電圧供給部、Ｘ点は分圧点を表わしている。
テナ同調回路の一例、第２図は本発明の一実施
例、第３図Ａ，Ｂ，ＣはAGCの掛り具合を説明
する説明図、第４図および第５図は夫々本発明の
他の一実施例を示す。 図中、１はデユアル・ゲートMOS FET、２
は第１のゲート、３は第２のゲート、４は可変容
量回路部、５はバンド切換回路部、６はバイアス
電圧供給部、Ｘ点は分圧点を表わしている。
Claims (1)
- １ デユアル・ゲートMOS FETの第１のゲー
トに対して高周波的には無視できるバイアス用高
抵抗の一端を接続しかつ第２のゲートにAGC電
圧を供給した高周波増幅素子をそなえると共に、
上記第１のゲートに対して結合コンデンサを介在
せしめて接続される同調回路用コイルと、該同調
回路用コイルの中間タツプに対してバンド切換ダ
イオードを介して接続されるハイバンド時短絡用
コンデンサとをそなえ、上記切換ダイオードに対
して切換電圧を与えて少なくとも２つのハイバン
ドとローバンドとを切換えるよう構成した高周波
増幅回路において、上記切換ダイオードに与えら
れる切換電圧を分圧した分圧点に上記バイアス用
高抵抗の他端を接続し、ハイバンド受信時とロー
バンド受信時とで受信バンド切換えを行なうと共
に上記バンド切換ダイオードに供給した電圧によ
つて得られる分圧点の電位を上記ハイバンド受信
時に上記ローバンド受信時の分圧点の電位にくら
べて大となるようにしたことを特徴とする高周波
増幅回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2711180A JPS56123113A (en) | 1980-03-04 | 1980-03-04 | High frequency amplifying circuit |
| US06/239,607 US4379269A (en) | 1980-03-04 | 1981-03-02 | RF Amplifier having automatic gate bias switching in response to band selection |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2711180A JPS56123113A (en) | 1980-03-04 | 1980-03-04 | High frequency amplifying circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56123113A JPS56123113A (en) | 1981-09-28 |
| JPS6348205B2 true JPS6348205B2 (ja) | 1988-09-28 |
Family
ID=12211958
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2711180A Granted JPS56123113A (en) | 1980-03-04 | 1980-03-04 | High frequency amplifying circuit |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4379269A (ja) |
| JP (1) | JPS56123113A (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4511813A (en) * | 1981-06-12 | 1985-04-16 | Harris Corporation | Dual-gate MESFET combiner/divider for use in adaptive system applications |
| DE3509516C1 (de) * | 1985-03-16 | 1986-09-18 | Philips Patentverwaltung Gmbh, 2000 Hamburg | Schaltungsanordnung der Eingangsstufen eines Fernsehtuners |
| JPH0416494Y2 (ja) * | 1985-11-21 | 1992-04-14 | ||
| JPS6352510A (ja) * | 1986-08-22 | 1988-03-05 | Toshiba Corp | 電子同調チユ−ナ |
| US4905306A (en) * | 1988-02-26 | 1990-02-27 | Rca Licensing Corporation | Filter switching arrangement for a tuner |
| US5229732A (en) * | 1990-01-16 | 1993-07-20 | Fujitsu Limited | High frequency amplifier having stable amplification operation |
| JPH03211904A (ja) * | 1990-01-16 | 1991-09-17 | Fujitsu Ltd | 高周波増幅器 |
| JPH04111540A (ja) * | 1990-08-30 | 1992-04-13 | Matsushita Electric Ind Co Ltd | ダブルスーパチューナ |
| JP2001168647A (ja) * | 1999-12-13 | 2001-06-22 | Hitachi Ltd | 高周波電力増幅モジュール及び無線通信装置 |
| JP3108712U (ja) * | 2004-11-11 | 2005-04-28 | アルプス電気株式会社 | 可変利得増幅回路 |
| KR101289379B1 (ko) * | 2006-12-11 | 2013-07-29 | 톰슨 라이센싱 | 향상된 혼-변조를 지닌 자동 이득 제어 장치 및 그 제어 방법 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5115315A (en) * | 1974-07-29 | 1976-02-06 | Hitachi Ltd | Vhf terebichuunano kongokairo |
| US4048598A (en) * | 1976-05-28 | 1977-09-13 | Rca Corporation | Uhf tuning circuit utilizing a varactor diode |
-
1980
- 1980-03-04 JP JP2711180A patent/JPS56123113A/ja active Granted
-
1981
- 1981-03-02 US US06/239,607 patent/US4379269A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US4379269A (en) | 1983-04-05 |
| JPS56123113A (en) | 1981-09-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6348205B2 (ja) | ||
| US6108050A (en) | Television tuner | |
| US4710973A (en) | Varactor diode tuner with band switched coils and lines | |
| JPS6246332Y2 (ja) | ||
| US4461038A (en) | Television tuner circuit | |
| JP2002300065A (ja) | テレビジョンチューナ | |
| JPH04111540A (ja) | ダブルスーパチューナ | |
| JPS6141311Y2 (ja) | ||
| KR850000839B1 (ko) | 고주파 증폭회로 | |
| US4521750A (en) | Characteristic switching circuit | |
| JP2578854B2 (ja) | 受信回路 | |
| JPH066634Y2 (ja) | 局部発振用同調回路 | |
| JPH0566770B2 (ja) | ||
| JPS6324673Y2 (ja) | ||
| JPH0117874Y2 (ja) | ||
| JP2523840B2 (ja) | Ｖｈｆ２バンド入力回路 | |
| JPS6155807B2 (ja) | ||
| JPS63149630U (ja) | ||
| JPS5844676Y2 (ja) | テレビジョン受信機用電子チュ−ナの入力回路 | |
| JPS6015284Y2 (ja) | 電子チユ−ナ用選局装置 | |
| KR940000660Y1 (ko) | 튜너의 uhf 필터 제어회로 | |
| KR900010617Y1 (ko) | Uhf/vhf 공용단간동조회로 | |
| JPS61219212A (ja) | 電子同調チユ−ナの選局電圧切換え回路 | |
| JPH0247646Y2 (ja) | ||
| JPH0127294Y2 (ja) |