JPS6348452B2 - - Google Patents

Description

【発明の詳細な説明】 本発明はテレビジヨン受像機等において使用す
る選局装置に係り、特に選局駆動パルスに応じて
作動する充放電回路を有し、その時定数回路の時
定数で決まる一定時間の後にチヤンネルシフトが
開始される選局装置に関するものである。

このような選局装置の概略を第１図〜第４図等
を用いて説明すると、 まず第１図において選局駆動パルスは第１、第
２入力端１，２のいずれか一方に与えられるが、
第１入力端１側に与えられると選局装置のチヤン
ネルシフトは低チヤンネルから高チヤンネルに向
つて行なわれ（アツプシフト）、第２入力端２側
に与えられると高チヤンネルから低チヤンネルに
向つて行なわれる（ダウンシフト）。第１入力端
１又は第２入力端２に選局駆動パルス信号が与え
られるとゲート回路３を経由してクロツク発振回
路４に信号が伝送され、時定数回路５で設定され
た時間間隔でクロツク発振回路４の出力端子６に
クロツクパルスが発生する。このクロツクパルス
はプリセツタブル４進リングカウンタ７とプリセ
ツタブル３進リングカウンタ８でカウントされ、
これらのカウンタの出力信号はマトリツクス回路
９に入力されてデコード化され、このマトリツク
ス回路９の出力線路１０〜２１の全出力内容が変
化することによりチヤンネルシフトが行なわれ
る。尚、前記３，４，７，８，９は１つのICチ
ツプ（IC）内に形成される。前記第１入力端１
又は第２入力端２に選局駆動パルスが入力されて
から最初のシフト動作までに要する時間は前記時
定数回路５で決定されるが、この時を第４図を参
照して説明する。例えば第１図の第１入力端１に
選局駆動パルス〔第３図ａ〕が与えられると、そ
のパルスが線路２２を通して線路２３に現われる
ので、第４図においてコンデンサ２４が電源ライ
ン２５から抵抗２６を経て流れる電流によつて充
電され線路２３の電位は上昇する。即ち、線路２
３の電圧が差動対トランジスタ２８のベースに常
時与えられている1.2Vのバイアス〔このバイア
スはダイオード２９，３０の導通電圧の和に等し
い〕よりも低いときは、トランジスタ２７がオン
で、それに伴ないトランジスタ３１もオンである
のでトランジスタ３２と３３で形成された双安定
回路３４が不作動となつて双安定回路３４を有す
る放電路６〔クロツク発振回路４の出力路でもあ
る〕はカツトされた状態となるからコンデンサ２
４は充電されるのである。線路２３の電圧が0V
から1.2Vになるまでの時間を第３図ｂに示す如
くt₁とする。前記線路２３の電圧が1.2Vを越える
と、トランジスタ２７，３１はオフとなるが、双
安定回路３４は依然としてオフ状態のままであ
る。それは、トランジスタ３２がオフ状態のとき
Ｙ点の電位が3.5Vに保持されているからトラン
ジスタ３３のエミツタ電位が4.1V以上にならな
い限りトランジスタ３３がオンしないからであ
る。従つて線路２３の電圧は4.1Vまで上昇する。
この間の時間を第３図の如くt₂とする。前記電圧
が4.1Vになるとトランジスタ３３に順バイアス
がかかつて該トランジスタ３３が導通し、それに
伴なつてトランジスタ３２もオンするので双安定
回路３４はオン状態となり、コンデンサ２４の電
荷を６を経て放電せしめる。そのため線路２３の
電圧は急速に低下し1.2Vに至る。この間の時間
をt₃とする。尚、このt₃の間トランジスタ３２の
導通によりＹ点の電位は0.1V程度に下つている
ので線路２３の電位が4.1Vから下つてもトラン
ジスタ３３のエミツタ・ベース間は順バイアスと
なり、トランジスタ３３はオフにならない。しか
しながら線路２３の電圧が1.2V以下になるとト
ランジスタ２７，３１がオンしてトランジスタ３
２がオフとなるのでＹ点の電位は3.5Vに復帰し
トランジスタ３３はオフとなり、線路２３の電圧
はコンデンサ２４の充電に伴ない上昇していく。
このような動作を選局駆動パルスａの期間内に何
回も繰り返すので線路２３の電圧は第３図ｂのよ
うになる。

第１図のクロツク発振回路４は前記各t₃期間に
第３図ｃの如くパルスを生じるが、このクロツク
パルスｃはゲート回路３とプリセツタブル４進リ
ングカウンタ７に加えられる。プリセツタブル４
進リングカウンタ７は第２図に示されるように第
1Tフリツプフロツプ３５と、第2Tフリツプフロ
ツプ３６、スキヤナデコーダ３７及びパルスミキ
サ３８により構成されている。前記第1Tフリツ
プフロツプ３５ではクロツク発振回路４の出力で
ある第３図のクロツクパルスｃが入力されるごと
に出力Q₁と₁が反転し、その出力Q₁の信号波形
〔第３図ｄ）、₁の信号波形〔第３図ｅ〕が得ら
れる。これら２つの信号はスキヤナデコーダ３７
に入力される。また前記₁出力はゲート回路３
にも加えられ、その出力端３９にクロツクパルス
ｃの反転パルスとのNOR出力〔第３図ｆ〕を発
生する。このNOR出力は第2Tフリツプフロツプ
３６とパルスミキサ３８に入力される。第2Tフ
リツプフロツプ３６では第３図ｆが入力されるご
とに第2Tフリツプフロツプ３６の出力Q₂と₂が
反転しQ₂出力については第３図ｇ、₂出力につ
いては第３図ｈが得られ、これらはスキヤナデコ
ーダ３７に加えられる。前記スキヤナデコーダ３
７には第３図の第1Tフリツプフロツプ３５のQ₁
出力ｄ、₁出力ｅと第2Tフリツプフロツプ３６
のQ₂出力ｇ、₂出力ｈが入力され、₁，₂がロ
ーのとき出力路４０がローとなり、Q₁と₂がロ
ーのとき出力路４１がロー、₁とQ₂がローのと
き出力路４２がロー、Q₁とQ₂がローのとき出力
路４３がローとなる。前記出力路４０，４１，４
２の波形は第３図ｊ，ｋ，ｌに、また出力路４３
の波形は第３図ｉに示される。これら４つの出力
信号ｊ，ｋ，ｌ，ｉはクロツクパルスｃが発生す
るごとに負論理で（１、０、０、０）→（０、
１、０、０）→（０、０、１、０）→（０、０、
０、１）の方向にシフトしマトリツクス回路９の
入力端子Ａ，Ｂ，Ｃ，Ｄに入力される。一方ｊは
パルスミキサ３８にも入力され、その出力端子４
４にはｊの否定と第2Tフリツプフロツプ３６の
制御クロツクパルスｆとのNAND出力であるシ
ツプシフト信号〔第３図ｍ〕が生じ、プリセツタ
ブル３進リングカウンタ８に入力される。このプ
リセツタブル３進リングカウンタ８は例えば３組
のマスタースレイブフリツプフロツプ（図示せ
ず）から構成されており、各出力路４５，４６，
４７には第３図ｎ，ｏ，ｐに示す信号が発生す
る。これら３つの信号はアツプシフト信号ｍが入
力されるたびに（１、０、０）→（０、１、０）
→（０、０、１）の方向へ１つずつシフトする。
マトリツクス回路９にはスキヤナデコーダ３７の
出力ｊ，ｋ，ｌ，ｉとプリセツタブル３進リング
カウンタ８の出力ｎ，ｏ，ｐが入力され第５図に
示すようにデコードし、マトリツクス回路９の出
力端子１０〜２１に出力を発生する。ただし第５
図は負論理で“１”がローレベル、“０”がハイ
レベルに対応している。クロツク発振回路４の出
力端６にクロツクパルスｃが発生するごとに
“１”はアツプ方向に１つずつシフトする。前記
出力端子１０〜２１は各チヤンネルに対応してい
て“１”のときその出力端子に接続されているチ
ヤンネルを受信するように働くので、前記出力
“１”のシフトに応じてチヤンネルがアツプ方向
に１つずつシフトすることになる。

上述の説明からも分るように選局駆動パルスａ
が入力された時点からt₁＋t₂時間後でなければク
ロツクパルスｃが発生しないのでチヤンネルシフ
ト開始はかなり遅れる。また選局駆動パルスａは
選局操作釦を操作（例えばタツチ）している間だ
け生じるから選局操作釦の操作時間に比例したパ
ルス幅となつているが、この操作時間が短かくて
パルス幅がt₁＋t₂よりも短かい場合にはチヤンネ
ルシフト動作が全く行なわれない。

本発明は上記のような欠点を解消することを目
的とする。

以下図面に示した実施例に従つて本発明を説明
する。

第１図と同一部分には同一の符号をつけた第６
図に示すように、本発明ではチヤンネルシフト開
始スピードアツプ回路４８を設けている。第７図
は前記スピードアツプ回路４８の具体例を示して
おり、第１入力端１及び第２入力端２にカソード
側が接続されたスイツチングダイオード４９，５
０のアノード側を抵抗５１とコンデンサ５２を介
してPNPトランジスタ５３のベースに接続し、
前記トランジスタ５３のエミツタを電源ライン２
５に、コレクタを抵抗５４を介して線路２３に接
続してある。前記トランジスタ５３のエミツタと
ベース間にバイアス抵抗５５を設け、そのベース
とダイオード４９，５０のアノードとの間にはコ
ンデンサ５２の放電用抵抗５６を接続してある。
時定数設定回路５とクロツク発振回路４の基本的
動作については第１図と同様であるが、スピード
アツプ回路４８の働きによつてチヤンネルシフト
開始は早くなる。即ち、第１入力路１又は第２入
力路２に選局駆動パルスが第８図の如く与えら
れると、スイツチングダイオード４９又は５０が
オンして電源ライン２５→バイアス抵抗５５→コ
ンデンサ５２→抵抗５１→コンデンサ４９又は５
０の経路で電流が流れバイアス抵抗５５に電圧降
下が生じるのでトランジスタ５３は順バイアスさ
れて導通し、電源ライン２５→トランジスタ５３
のエミツタ・コレクタ→抵抗５４→コンデンサ２
４→アースを通してコンデンサ２４が充電され
る。もつとも、コンデンサ５２の充電完了に伴な
いバイアス抵抗５５を流れていた電流はストツプ
し、トランジスタ５３はカツトオフとなるので前
記トランジスタ５３のエミツタ・コレクタ→抵抗
５４を通して電流が流れるのは一定の時間に限ら
れる。即ち、選局駆動パルスｉが抵抗５５，５
１、コンデンサ５２で微分されて第８図の如き
微分パルスが生じ、この微分パルスの期間のみ
トランジスタ５３が導通するからである。抵抗５
４の値は小さく選んであるので、その間のコンデ
ンサ２４の充電時定数は第８図のt_a時間に示す如
く極めて小さい。従つて放電期間t_bにおいて第８
図の如く最初のパルスP₁が生じるが、その発
生は選局駆動パルスの印加から僅かの時間であ
る。

第７図において、選局駆動パルスが終了する
とダイオード４９，５０がオフ状態となり電源ラ
イン２５から抵抗５６，５１を通してコンデンサ
５２に電源が流れコンデンサ５２は放電される。
具体的な数値例として抵抗５１と５４は100Ω、
コンデンサ５２は0.1μF、抵抗２６は82KΩ、コ
ンデンサ２４は3.3μFである。

尚、選局駆動パルスの印加から最初のチヤンネ
ルシフトパルスの発生までの時間を第１図、第４
図の場合をＴ、第６図、第７図の場合をT′とす
ると、 T′／Ｔ＝t_a／t₁＋t₂＋抵抗54／抵抗26 の関係が成立する。シフトを行なうため必要な選
局駆動パルスのパルス幅Ｗは、 Ｗ＞（t₁＋t₂）×抵抗54／抵抗26 を充足しなければならない。スピードアツプ回路
４８の抵抗５４が時定数設定回路５の抵抗２６に
比べて充分小さいならば前記Ｗは従来例に比し非
常に短かくなる。

以上のように、本発明によればチヤンネルシフ
ト開始が早くなるという効果があり、また選局駆
動パルスが前記t₁＋t₂よりも短いものであつて
も（但しt_aより長いことを要する）チヤンネルシ
フトが行なわれるという効果がある。更に、選局
装置の使用に際して操作釦を繰返し瞬時操作する
と第１発目のシフトパルスから次のシフトパルス
までの時間〔この時間は時定数設定回路５で決ま
る〕よりも短い時間で次のパルスを得ることがで
き、而して所望のチヤンネルまでの時間を短縮で
きるという効果も期待できる。

【図面の簡単な説明】

第１図は選局装置の要部を示すブロツク図であ
り、第２図はその詳細ブロツク図、第３図はその
説明波形図、第４図は第１図の一部についての回
路図、第５図は第１図の説明図である。第６図は
本発明のスピードアツプ回路を設けた選局装置の
ブロツク図であり、第７図は本発明のスピードア
ツプ回路を示す回路図、第８図はその説明波形図
である。 ……選局駆動パルス、５……時定数設定回
路、５２……微分用コンデンサ、５１，５５……
微分用抵抗、５３……時定数を小さくするように
働くトランジスタ、５４……時定数を小さくする
抵抗。

Claims (1)

1. 【特許請求の範囲】 １ 選局駆動パルスの入力に応じて作動する時定
   数回路と、前記選局駆動パルスが印加されている
   間、前記時定数回路の時定数に応じたクロツクパ
   ルスを発生するクロツク発振回路と、前記クロツ
   クパルスの印加によりチヤンネルをシフトせしめ
   る信号を発生せしめる回路とからなる選局装置に
   おいて、 前記選局駆動パルスが印加される微分回路と、
   この微分回路と前記時定数回路との間に接続さ
   れ、前記微分回路により発生される微分パルスの
   期間中、前記時定数回路の時定数を小さくする回
   路とを設けてなる選局装置におけるチヤンネルシ
   フト開始スピードアツプ回路。