JPS6348469B2 - - Google Patents
Info
- Publication number
- JPS6348469B2 JPS6348469B2 JP56000830A JP83081A JPS6348469B2 JP S6348469 B2 JPS6348469 B2 JP S6348469B2 JP 56000830 A JP56000830 A JP 56000830A JP 83081 A JP83081 A JP 83081A JP S6348469 B2 JPS6348469 B2 JP S6348469B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- data
- complex
- digital
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/22—Demodulator circuits; Receiver circuits
- H04L27/227—Demodulator circuits; Receiver circuits using coherent demodulation
- H04L27/2271—Demodulator circuits; Receiver circuits using coherent demodulation wherein the carrier recovery circuit uses only the demodulated signals
- H04L27/2273—Demodulator circuits; Receiver circuits using coherent demodulation wherein the carrier recovery circuit uses only the demodulated signals associated with quadrature demodulation, e.g. Costas loop
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/22—Demodulator circuits; Receiver circuits
- H04L27/233—Demodulator circuits; Receiver circuits using non-coherent demodulation
- H04L27/2332—Demodulator circuits; Receiver circuits using non-coherent demodulation using a non-coherent carrier
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/0014—Carrier regulation
- H04L2027/0044—Control loops for carrier regulation
- H04L2027/0053—Closed loops
- H04L2027/0057—Closed loops quadrature phase
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【発明の詳細な説明】
本発明は、復調器に使うキヤリヤ再生ループ、
ことにベースバンド周波数におけるデイジタル機
器用のキヤリヤ再生ループに関する。
ことにベースバンド周波数におけるデイジタル機
器用のキヤリヤ再生ループに関する。
入り信号を復調する多くの種類のキヤリヤ再生
ループが当業界にはよく知られている。コスタス
（Costas）形ループとして知られている１種類の
普通のループでは、入り信号から搬送周波数を除
くのに局部発振器を使う。たとえばこの局部発振
器からの信号は入り信号と混合し１チヤネル信号
を生ずる。そして局部発振器信号は、90゜だけ移
相し入り信号と混合し第２のチヤネル信号を生ず
る。これ等の２つのチヤネル信号は次で、局部発
振器を入り搬送周波数と同期した状態に鎖錠する
帰還ループに加える。この局部発振器信号及び入
り信号の混合により入り信号から搬送周波数を除
く。このようにして局部発振器は入り信号を復調
するのに使う。コスタス形ループの局部発振器は
入り信号の周波数ドリフトに追従するように変化
する周波数を生じなければならない。
ループが当業界にはよく知られている。コスタス
（Costas）形ループとして知られている１種類の
普通のループでは、入り信号から搬送周波数を除
くのに局部発振器を使う。たとえばこの局部発振
器からの信号は入り信号と混合し１チヤネル信号
を生ずる。そして局部発振器信号は、90゜だけ移
相し入り信号と混合し第２のチヤネル信号を生ず
る。これ等の２つのチヤネル信号は次で、局部発
振器を入り搬送周波数と同期した状態に鎖錠する
帰還ループに加える。この局部発振器信号及び入
り信号の混合により入り信号から搬送周波数を除
く。このようにして局部発振器は入り信号を復調
するのに使う。コスタス形ループの局部発振器は
入り信号の周波数ドリフトに追従するように変化
する周波数を生じなければならない。
コスタス形ループが動作しなければならない高
いデータ割合又は周波数によつて、この形式のル
ープはデイジタル機器にはあまり適していない。
従つてコスタス形ループの代りに、デイジタル機
器に適合できるキヤリヤ再生ループが必要になつ
ている。コスタス形ループが通常動作する高い周
波数で再生ループのデイジタル動作を行うのに伴
う問題を生じないでデイジタル動作のできる再生
ループがとくに必要である。
いデータ割合又は周波数によつて、この形式のル
ープはデイジタル機器にはあまり適していない。
従つてコスタス形ループの代りに、デイジタル機
器に適合できるキヤリヤ再生ループが必要になつ
ている。コスタス形ループが通常動作する高い周
波数で再生ループのデイジタル動作を行うのに伴
う問題を生じないでデイジタル動作のできる再生
ループがとくに必要である。
アナログ復調は直流オフセツト及び電圧に制御
される発振器ドリフトのようなアナログデバイス
に固有の問題を伴うことが多い。又デイジタル動
作する再生ループによりこのような問題を除くこ
とが必要になつている。さらにアナログ復調は変
化するデータ割合と種種の形式の復調とに適応す
るのに融通性がない。デイジタル再生ループで
は、ループパラメータは互に異るデータ割合及び
互に異る形式の変調たとえば移相キーイング及び
周波数偏位キーイングで動作できるようにソフト
ウエアの変更により変える。さらにデイジタル復
調回路は、集積回路を使い小形化することができ
る。
される発振器ドリフトのようなアナログデバイス
に固有の問題を伴うことが多い。又デイジタル動
作する再生ループによりこのような問題を除くこ
とが必要になつている。さらにアナログ復調は変
化するデータ割合と種種の形式の復調とに適応す
るのに融通性がない。デイジタル再生ループで
は、ループパラメータは互に異るデータ割合及び
互に異る形式の変調たとえば移相キーイング及び
周波数偏位キーイングで動作できるようにソフト
ウエアの変更により変える。さらにデイジタル復
調回路は、集積回路を使い小形化することができ
る。
本発明によれば再生ループは受信データ変調信
号を復調しベースバンド周波数のデータ信号を生
ずる。アナログ回路により、データ変調信号を受
け周波数オフセツト成分を含むデータ信号に応答
しアナログ出力信号を生ずる。これ等のアナログ
出力信号はほぼベースバンド周波数で生ずる。処
理回路はアナログ出力信号に応答し周波数オフセ
ツト成分を除きデイジタル形のデータ信号を生ず
る。
号を復調しベースバンド周波数のデータ信号を生
ずる。アナログ回路により、データ変調信号を受
け周波数オフセツト成分を含むデータ信号に応答
しアナログ出力信号を生ずる。これ等のアナログ
出力信号はほぼベースバンド周波数で生ずる。処
理回路はアナログ出力信号に応答し周波数オフセ
ツト成分を除きデイジタル形のデータ信号を生ず
る。
本発明の１実施例によれば処理回路は、周波数
オフセツト成分を含むデータ信号に第１の複素数
を乗ずるデイジタル複素数乗算器を備えている。
第１の複素数は正又は負の周波数を表わす。複素
数乗算は周波数オフセツトを相殺又は除去して、
データ信号に対応するデイジタル形の複素数相乗
積を生ずるように作用する。
オフセツト成分を含むデータ信号に第１の複素数
を乗ずるデイジタル複素数乗算器を備えている。
第１の複素数は正又は負の周波数を表わす。複素
数乗算は周波数オフセツトを相殺又は除去して、
データ信号に対応するデイジタル形の複素数相乗
積を生ずるように作用する。
本発明の特定の実施例ではアナログ回路は、受
信データにより変調する信号を第１及び第２のチ
ヤネルに分割する分割器を備えている。局部発振
器は、データ変調信号の搬送信号の設計中心周波
数に近い周波数で一定周波数信号を生ずる。そし
て90゜移相器は前記の一定周波数信号に応答して
90゜移相の一定周波数信号を生ずる。第１のアナ
ログ混合器は第１チヤネル信号を90゜移相の一定
周波数信号と混合し第１の相乗積信号を生ずる。
第２のアナログ混合器は第２チヤネル信号を一定
周波数信号と混合し第２の相乗積信号を生ずる。
第１及び第２の相乗積信号は、前記した処理回路
に加えるアナログ出力信号を構成する。
信データにより変調する信号を第１及び第２のチ
ヤネルに分割する分割器を備えている。局部発振
器は、データ変調信号の搬送信号の設計中心周波
数に近い周波数で一定周波数信号を生ずる。そし
て90゜移相器は前記の一定周波数信号に応答して
90゜移相の一定周波数信号を生ずる。第１のアナ
ログ混合器は第１チヤネル信号を90゜移相の一定
周波数信号と混合し第１の相乗積信号を生ずる。
第２のアナログ混合器は第２チヤネル信号を一定
周波数信号と混合し第２の相乗積信号を生ずる。
第１及び第２の相乗積信号は、前記した処理回路
に加えるアナログ出力信号を構成する。
以下本発明による復調法及び再生ループ回路の
実施例を添付図面について詳細に説明する。
実施例を添付図面について詳細に説明する。
添付図面を通じ対応部品に同様な参照数字を使
つてある。第１図には本発明による再生ループ１
０を示してある。入り中間周波数データ変調信号
（IF信号）を再生ループ１０に導線１２により加
える。IF信号は、設計中心周波数を持つIFキヤ
リヤ信号成分を含み又データ信号を含む。分割器
１４は、IF信号を受けこの信号を２つのチヤネ
ルに分割する。一方のチヤネル信号は混合器１６
に加える。他方のチヤネル信号は混合器１８に加
える。各混合器１６，１８は２重平衡ダイオード
混合器のような普通のアナログ混合器である。
つてある。第１図には本発明による再生ループ１
０を示してある。入り中間周波数データ変調信号
（IF信号）を再生ループ１０に導線１２により加
える。IF信号は、設計中心周波数を持つIFキヤ
リヤ信号成分を含み又データ信号を含む。分割器
１４は、IF信号を受けこの信号を２つのチヤネ
ルに分割する。一方のチヤネル信号は混合器１６
に加える。他方のチヤネル信号は混合器１８に加
える。各混合器１６，１８は２重平衡ダイオード
混合器のような普通のアナログ混合器である。
温度制御発振器２０は設計中心周波数の一定周
波数信号を生ずる。発振器２０の一定周波数信号
は、直接混合器１８に加え又90゜移相器２２に加
える。90゜移相器２２の出力は次で混合器１６に
加える。
波数信号を生ずる。発振器２０の一定周波数信号
は、直接混合器１８に加え又90゜移相器２２に加
える。90゜移相器２２の出力は次で混合器１６に
加える。
各混合器１６，１８の出力は周波数オフセツト
を含むデータ信号の直角分を構成する。発振器２
０はIF信号の設定中心周波数で一定周波数を生
ずるようにしてあるが、温度制御発振器２０の出
力をIFキヤリヤ信号に鎖錠するようにしてある。
すなわち発振器２０の出力とIFキヤリヤ信号と
の間に周波数オフセツトが存在する。
を含むデータ信号の直角分を構成する。発振器２
０はIF信号の設定中心周波数で一定周波数を生
ずるようにしてあるが、温度制御発振器２０の出
力をIFキヤリヤ信号に鎖錠するようにしてある。
すなわち発振器２０の出力とIFキヤリヤ信号と
の間に周波数オフセツトが存在する。
周波数オフセツトを含むデータ信号のほかに、
混合器１６，１８の出力は、普通の混合器１６，
１８により生ずる高周波成分を含む。すなわち混
合器１６の出力は低域フイルタ２４を経て加え高
周波成分を除く。低域フイルタ２４はアナログ−
デイジタル変換器２６に加える。同様に混合器１
８の出力は低域フイルタ２８に加え高周波成分を
除く。低域フイルタ２８の出力はアナログ−デイ
ジタル変換器３０に加える。
混合器１６，１８の出力は、普通の混合器１６，
１８により生ずる高周波成分を含む。すなわち混
合器１６の出力は低域フイルタ２４を経て加え高
周波成分を除く。低域フイルタ２４はアナログ−
デイジタル変換器２６に加える。同様に混合器１
８の出力は低域フイルタ２８に加え高周波成分を
除く。低域フイルタ２８の出力はアナログ−デイ
ジタル変換器３０に加える。
アナログ−デイジタル変換器２６，３０の出力
は周波数オフセツトを含むデータ信号のデイジタ
ル表示である。デイジタル複素数乗算器３２は、
各アナログ−デイジタル変換器２６，３０から出
力信号を受けこのような信号に数値制御発振器３
４から受けるデイジタル入力を乗ずる。数値制御
発振器３４は正及び負の両周波数を表わす信号を
生ずる動作をする。数値制御発振器３４からの出
力に複素数乗算器３２で周波数オフセツトを含む
データ信号の直角分を乗ずるときは、周波数オフ
セツトが除かれ、複素数乗算器３２の出力は各デ
ータ信号の直角分をデイジタル形で表わす。
は周波数オフセツトを含むデータ信号のデイジタ
ル表示である。デイジタル複素数乗算器３２は、
各アナログ−デイジタル変換器２６，３０から出
力信号を受けこのような信号に数値制御発振器３
４から受けるデイジタル入力を乗ずる。数値制御
発振器３４は正及び負の両周波数を表わす信号を
生ずる動作をする。数値制御発振器３４からの出
力に複素数乗算器３２で周波数オフセツトを含む
データ信号の直角分を乗ずるときは、周波数オフ
セツトが除かれ、複素数乗算器３２の出力は各デ
ータ信号の直角分をデイジタル形で表わす。
乗算器３２の一方の出力は組合うフイルタ３６
を経て加える。フイルタ３６の出力はリミツタ３
８に加える。乗算器３２の他方の出力は組合うフ
イルタ４０に加える。フイルタ４０の出力はリミ
ツタ４２に加える。組合うフイルタ３６の出力は
デイジタル混合器４４に加える。デイジタル混合
器４４の他方の入力端子はリミツタ４２の出力端
子に接続してある。組合うフイルタ４０の出力は
又混合器４６に加える。混合器４６の残りの入力
端子はリミツタ３８の出力端子に接続してある。
を経て加える。フイルタ３６の出力はリミツタ３
８に加える。乗算器３２の他方の出力は組合うフ
イルタ４０に加える。フイルタ４０の出力はリミ
ツタ４２に加える。組合うフイルタ３６の出力は
デイジタル混合器４４に加える。デイジタル混合
器４４の他方の入力端子はリミツタ４２の出力端
子に接続してある。組合うフイルタ４０の出力は
又混合器４６に加える。混合器４６の残りの入力
端子はリミツタ３８の出力端子に接続してある。
各混合器４４，４６の出力は加算器４８に加え
る。加算器４８は、２つの信号をデイジタル加算
し加算信号をループフイルタ５０の入力端子に送
る。ループフイルタ５０の出力は、数値制御発振
器３４に加える制御信号である。このようにして
数値制御発振器３４は、アナログ−デイジタル変
換器２６，３０の出力端子に生ずる周波数セフセ
ツトに鎖錠され又は同期する。組合うフイルタ３
６，４０、リミツタ３８，４２、混合器４４，４
６、加算器４８及びループフイルタ５０は数値制
御発振器３４を制御するように帰還ループ又は位
相鎖錠ループを形成する。
る。加算器４８は、２つの信号をデイジタル加算
し加算信号をループフイルタ５０の入力端子に送
る。ループフイルタ５０の出力は、数値制御発振
器３４に加える制御信号である。このようにして
数値制御発振器３４は、アナログ−デイジタル変
換器２６，３０の出力端子に生ずる周波数セフセ
ツトに鎖錠され又は同期する。組合うフイルタ３
６，４０、リミツタ３８，４２、混合器４４，４
６、加算器４８及びループフイルタ５０は数値制
御発振器３４を制御するように帰還ループ又は位
相鎖錠ループを形成する。
動作時には温度制御発振器２０の機能は導線１
２の入りIF信号の周波数を変換して一層低いベ
ースバント周波数で引続く復調をデイジタルに行
えるようにする。入りIF信号を各混合器１６，
１８で混合し各フイルタ２４，２８で低域ろ波し
た後、各低域フイルタ２４，２８の出力は周波数
オフセツトを含むデータ信号の直角分を構成す
る。本説明で使う『周波数オフセツト』という用
語は、入りIFキヤリヤ信号と温度制御発振器２
０からの一定周波数信号との間の任意の位相オフ
セツトを含むものである。
２の入りIF信号の周波数を変換して一層低いベ
ースバント周波数で引続く復調をデイジタルに行
えるようにする。入りIF信号を各混合器１６，
１８で混合し各フイルタ２４，２８で低域ろ波し
た後、各低域フイルタ２４，２８の出力は周波数
オフセツトを含むデータ信号の直角分を構成す
る。本説明で使う『周波数オフセツト』という用
語は、入りIFキヤリヤ信号と温度制御発振器２
０からの一定周波数信号との間の任意の位相オフ
セツトを含むものである。
各低域フイルタ２４，２８の出力端子に生ずる
直角分は次の式を持つ信号の成分であると考えら
れる。
直角分は次の式を持つ信号の成分であると考えら
れる。
ej（ωt p＋θo＋θm）
この式で
ωp＝入りIFキヤリヤ信号とドツプラシフトのよ
うなIF信号内のオフセツトにより生ずる温度
制御発振器２０の一定周波数信号との間の周波
数の偏差 θp＝入りIFキヤリヤ信号と発振器２０の一定周波
数信号との間の任意の位相オフセツト θn＝移相キーイング位相変調 数値制御発振器３４の出力は次の式を持つ信号
の成分と考えられる。
うなIF信号内のオフセツトにより生ずる温度
制御発振器２０の一定周波数信号との間の周波
数の偏差 θp＝入りIFキヤリヤ信号と発振器２０の一定周波
数信号との間の任意の位相オフセツト θn＝移相キーイング位相変調 数値制御発振器３４の出力は次の式を持つ信号
の成分と考えられる。
e-j（ωt p＋θo）
この場合複素数乗算器により次の演算を行う。
ej（ωt p＋θo＋θm）、e-j（ωt p＋θo）
この乗算により次の結果eJ〓mが得られる。すな
わちこの乗算の結果により移相キーイング位相変
調だけしか含まないデータ信号が得られる。
わちこの乗算の結果により移相キーイング位相変
調だけしか含まないデータ信号が得られる。
後述のように複素数乗算器３２の乗算は処理の
便宜上極性領域でなくて長方形領域で行われる。
信号ej（ωt p＋θo＋θm）の直角分はcos（ωt p＋θp＋
θn）＋ｊ sin（ωt p＋θp＋θn）として表わされさら
に簡単にｘ＋jyとして表わされる。この式でｘ及
びｙはアナログデイジタル変換器２６，３０の出
力を表わす。Ｐ及びＱが数値制御発振器３４の出
力を表わす場合に、複素数乗算器３２により行う
乗算は、（Ｘ＋jY）（Ｐ＋jQ）＝（XP−YQ）＋ｊ
（XQ＋PY）として表わされる。
便宜上極性領域でなくて長方形領域で行われる。
信号ej（ωt p＋θo＋θm）の直角分はcos（ωt p＋θp＋
θn）＋ｊ sin（ωt p＋θp＋θn）として表わされさら
に簡単にｘ＋jyとして表わされる。この式でｘ及
びｙはアナログデイジタル変換器２６，３０の出
力を表わす。Ｐ及びＱが数値制御発振器３４の出
力を表わす場合に、複素数乗算器３２により行う
乗算は、（Ｘ＋jY）（Ｐ＋jQ）＝（XP−YQ）＋ｊ
（XQ＋PY）として表わされる。
好適とする実施例では破線５２内の全部の回路
がデイジタル形である。複素数乗算器３２は比較
的高い速度で複雑な乗算を行わなければならない
から、乗算器３２は別個のT2L論理回路として構
成してある。破線５２内の回路の残りの部分はは
計算機のハードウエア、フアームウエア又はソフ
トウエアとして構成する。
がデイジタル形である。複素数乗算器３２は比較
的高い速度で複雑な乗算を行わなければならない
から、乗算器３２は別個のT2L論理回路として構
成してある。破線５２内の回路の残りの部分はは
計算機のハードウエア、フアームウエア又はソフ
トウエアとして構成する。
複素数乗算器３２のブロツク図は第２図に示し
てある。各レジスタ５４，５６はそれぞれ、アナ
ログ−デイジタル変換器２６，３０の出力端子に
生ずる直角分を表わすデイジタル数である入力
Ｘ，Ｙを受ける。各レジスタ５８，６０は、数値
制御発振器３４の出力端子に生ずる直角分を表わ
す入力Ｐ，Ｑを受ける。各レジスタ５４，５６，
５８，６０の出力は、それぞれの入力に対応し、
複素数乗算を行うのに使う。
てある。各レジスタ５４，５６はそれぞれ、アナ
ログ−デイジタル変換器２６，３０の出力端子に
生ずる直角分を表わすデイジタル数である入力
Ｘ，Ｙを受ける。各レジスタ５８，６０は、数値
制御発振器３４の出力端子に生ずる直角分を表わ
す入力Ｐ，Ｑを受ける。各レジスタ５４，５６，
５８，６０の出力は、それぞれの入力に対応し、
複素数乗算を行うのに使う。
混合器６２は各レジスタ５４，５８から出力を
受ける。混合器６４は各レジスタ５６，６０の出
力端子から入力を受ける。混合器６６は各レジス
タ５６，５８の出力端子から入力を受ける。又混
合器６８は各レジスタ５４，６０の出力端子から
入力を受ける。
受ける。混合器６４は各レジスタ５６，６０の出
力端子から入力を受ける。混合器６６は各レジス
タ５６，５８の出力端子から入力を受ける。又混
合器６８は各レジスタ５４，６０の出力端子から
入力を受ける。
混合器６４からの出力は減算器７０で混合器６
２の出力から差引く。すなわち減算器７０の出力
は演算（XP−YQ）を表わす。
２の出力から差引く。すなわち減算器７０の出力
は演算（XP−YQ）を表わす。
各混合器６６，６８の出力は加算器７２で加え
合わせて、加算器７２の出力は演算ｊ（XQ＋
YP）を表わす。すなわち減算器７０及び加算器
７２の出力は複素数（XP−YQ）＋ｊ（XQ＋YP）
を表わす。前述したようにこの複素数は、移相キ
ーイング変調であるデータ信号である。
合わせて、加算器７２の出力は演算ｊ（XQ＋
YP）を表わす。すなわち減算器７０及び加算器
７２の出力は複素数（XP−YQ）＋ｊ（XQ＋YP）
を表わす。前述したようにこの複素数は、移相キ
ーイング変調であるデータ信号である。
第３図には数値制御発振器３４のブロツク図を
示してある。入力信号はループフイルタ５０（第
１図）から導線７４で受ける。この入力信号は、
レジスタ７８から第２の入力を受ける加算器７６
に加える。加算器７６は、その２つの入力を加算
し導線７７に出力信号を生ずる。導線７７の出力
信号は、レジスタ７８にもどし又固定記憶装置８
０，８２内のアドレスを選定するように加える。
示してある。入力信号はループフイルタ５０（第
１図）から導線７４で受ける。この入力信号は、
レジスタ７８から第２の入力を受ける加算器７６
に加える。加算器７６は、その２つの入力を加算
し導線７７に出力信号を生ずる。導線７７の出力
信号は、レジスタ７８にもどし又固定記憶装置８
０，８２内のアドレスを選定するように加える。
各記憶装置８０，８２はデータをロードしてあ
つて、固定記憶装置８０が導線７４の入力信号に
より定まる所望の出力周波数のサイン（正弦）を
生じ、固定記憶装置８２が所望の出力周波数のコ
サイン（余弦）を生ずるようにしてある。すなわ
ち固定記憶装置８０の出力はjQに対応し、又固
定記憶装置８２の出力は前記したＰに対応する。
和Ｐ＋jQは、アナログ−デイジタル変換器２６，
３０の出力から周波数オフセツトを復調し又は除
去するのに、乗算器３２内の複素数乗算に使う複
素数である。
つて、固定記憶装置８０が導線７４の入力信号に
より定まる所望の出力周波数のサイン（正弦）を
生じ、固定記憶装置８２が所望の出力周波数のコ
サイン（余弦）を生ずるようにしてある。すなわ
ち固定記憶装置８０の出力はjQに対応し、又固
定記憶装置８２の出力は前記したＰに対応する。
和Ｐ＋jQは、アナログ−デイジタル変換器２６，
３０の出力から周波数オフセツトを復調し又は除
去するのに、乗算器３２内の複素数乗算に使う複
素数である。
ループフイルタ５０（第１図）の限定するわけ
ではないが２つの構造例を第４図、第５Ａ図及び
第５Ｂ図に示してある。第４図にはループフイル
タ５０としてデイジタル乗算器を設けてある。加
算器４８の出力は混合器９０の一方の入力端子に
加える。一定の又は可変の利得の信号を導線９２
で他方の入力端子に加える。すなわち混合器９０
は１次ループ周波数応答を生ずる利得ブロツクで
ある。１次ループの帯域幅は全ループ利得に比例
するから、帯域幅は、導線９２の利得信号を変え
ることにより変える。
ではないが２つの構造例を第４図、第５Ａ図及び
第５Ｂ図に示してある。第４図にはループフイル
タ５０としてデイジタル乗算器を設けてある。加
算器４８の出力は混合器９０の一方の入力端子に
加える。一定の又は可変の利得の信号を導線９２
で他方の入力端子に加える。すなわち混合器９０
は１次ループ周波数応答を生ずる利得ブロツクで
ある。１次ループの帯域幅は全ループ利得に比例
するから、帯域幅は、導線９２の利得信号を変え
ることにより変える。
第５Ａ図にはループフイルタ５０の２次ループ
周波数を生ずる構造を示してある。この構造では
加算器４８の出力は混合器９４，９６の入力端子
に加える。利得定数K1，K2はそれぞれ混合器９
４，９６の残りの入力端子に加える。混合器９６
の出力は、この混合器出力を累積的に積分する積
分器１０２に加える。積分器１０２及び混合器９
４の出力は、導線７４によりループフイルタ５０
の出力を生ずる加算器１０４に加える。
周波数を生ずる構造を示してある。この構造では
加算器４８の出力は混合器９４，９６の入力端子
に加える。利得定数K1，K2はそれぞれ混合器９
４，９６の残りの入力端子に加える。混合器９６
の出力は、この混合器出力を累積的に積分する積
分器１０２に加える。積分器１０２及び混合器９
４の出力は、導線７４によりループフイルタ５０
の出力を生ずる加算器１０４に加える。
第５Ｂ図の構造は第５Ａ図に示したフイルタの
デイジタル形の例である。第５Ｂ図の回路は混合
器９６の出力端子に接続した加算器１０６を備え
ている。加算器１０６の出力はその残りの入力端
子にレジスタ１０８を経て帰還させる。このよう
にして加算器の前記の出力は新らたな出力を生成
するのに使う。加算器１０６及びレジスタ１０８
はデイジタル積分器として働く。加算器１０６の
出力端子は加算器１０４の入力端子に接続してあ
る。加算器１０４の残りの入力端子は第５Ａ図に
示した回路の場合と同様に混合器９４に接続して
ある。
デイジタル形の例である。第５Ｂ図の回路は混合
器９６の出力端子に接続した加算器１０６を備え
ている。加算器１０６の出力はその残りの入力端
子にレジスタ１０８を経て帰還させる。このよう
にして加算器の前記の出力は新らたな出力を生成
するのに使う。加算器１０６及びレジスタ１０８
はデイジタル積分器として働く。加算器１０６の
出力端子は加算器１０４の入力端子に接続してあ
る。加算器１０４の残りの入力端子は第５Ａ図に
示した回路の場合と同様に混合器９４に接続して
ある。
定数K1，K2はそれぞれ導線９８，１００によ
り混合器９４，９６に送る。各定数K1，K2は次
の式に従つてループ自然周波数及び減衰率を設定
する。
り混合器９４，９６に送る。各定数K1，K2は次
の式に従つてループ自然周波数及び減衰率を設定
する。
K1＝2τωη／KT
K2＝ωη2／KT
τは所望のループ減衰率
ωηは所望のループ周波数 ラジアン周波数
KTは全ループ利得
前記した実施例で移相キーイング変調を述べた
が、本発明では他の変調方式を使つてもよい。
が、本発明では他の変調方式を使つてもよい。
以上本発明をその実施例について詳細に説明し
たが本発明はなおその精神を逸脱しないで種種の
変化変型を行うことができるのはもちろんであ
る。
たが本発明はなおその精神を逸脱しないで種種の
変化変型を行うことができるのはもちろんであ
る。
第１図は本発明再生ループ回路の１実施例のブ
ロツク図、第２図は第１図のループ回路に設けた
複素数乗算器のブロツク図、第３図は第１図のル
ープ回路に設けた複素数制御発振器のブロツク図
である。第４図は本ループ回路で１次周波数応答
を持つループフイルタとして使う乗算器の配線
図、第５Ａ図及び第５Ｂ図は２次周波数応答を持
つそれぞれ異るループフイルタの配線図である。 １０……再生ループ、１６，１８……混合器、
２０……温度制御発振器、２２……90゜移相器、
２４，２８……低域フイルタ、２６，３０……マ
ナログ−デイジタル変換器、３２……複素数乗算
器、３４……数値制御発振器、５０……ループフ
イルタ。
ロツク図、第２図は第１図のループ回路に設けた
複素数乗算器のブロツク図、第３図は第１図のル
ープ回路に設けた複素数制御発振器のブロツク図
である。第４図は本ループ回路で１次周波数応答
を持つループフイルタとして使う乗算器の配線
図、第５Ａ図及び第５Ｂ図は２次周波数応答を持
つそれぞれ異るループフイルタの配線図である。 １０……再生ループ、１６，１８……混合器、
２０……温度制御発振器、２２……90゜移相器、
２４，２８……低域フイルタ、２６，３０……マ
ナログ−デイジタル変換器、３２……複素数乗算
器、３４……数値制御発振器、５０……ループフ
イルタ。
Claims (1)
- 【特許請求の範囲】 １ データ信号及びキヤリヤ信号を含む受信デー
タ変調信号を復調する方法であつて、 (イ) 受信データ変調信号を一定周波数信号と混合
して、周波数オフセツト成分を持つデータ信号
に対応する、少なくとも１つの相乗積信号を生
じ、 (ロ) この相乗積信号を、前記の周波数オフセツト
を持つデータ信号に対応する、複素数デイジタ
ル入力に変換し、そして (ハ) この複素数デイジタル入力に、周波数オフセ
ツトを除くように選んだ複素数をデイジタル乗
算して、前記データ信号に対応するデイジタル
データ信号を生ずる ことから成るデータ信号復調法。 ２ 複素数の選定をデイジタルデータ信号に応答
するデイジタル帰還ループで制御する特許請求の
範囲１に記載の方法。 ３ データ信号と設計中心周波数を持つキヤリヤ
信号とを含むデータ変調信号を復調する回路であ
つて、 (a) 設計中心周波数においてキヤリヤ信号との間
に周波数オフセツトをもつ一定周波数の発振器
信号を生ずる発振器と、 (b) データ変調信号を、90゜だけ移相した発振器
信号と混合し第１の相乗積信号を生ずる第１の
混合器と、 (c) データ変調信号を前記発振器信号と混合し
て、前記第１相乗積信号と共にデータ信号と前
記の発振器信号及びデータ変調信号間に存在す
る周波数オフセツトとの各直角分である、第２
の相乗積信号を生ずる第２の混合器と、 (d) 前記第１及び第２の相乗積信号に応答して複
素数信号を生じ、これら第１及び第２の相乗積
信号および複素数信号を組合わせて前記の周波
数オフセツトを除き前記データ信号を生ずるよ
うにした処理装置と を備えたデータ信号復調回路。 ４ データ信号と設計中心周波数を持つキヤリヤ
信号とを含む受信データ変調信号を復調する回路
であつて、 (a) データ変調信号を受けて、周波数オフセツト
成分を持つデータ信号に対応して、前記データ
信号のほぼベースバンド周波数をもつ、第１及
び第２のアナログ出力信号を生ずるアナログ装
置と、 (b) 前記アナログ出力信号に応答して、正負の周
波数を使つた複素数乗算を行い、周波数オフセ
ツト成分を除いたデータ信号に対応する、デイ
ジタル出力を生ずるデイジタル複素数乗算器
と、 (c) デイジタル出力を受け、正負の周波数を表わ
す第１の複素数であり、周波数オフセツトを持
つデータ信号を表わす第２の複素数をこれに乗
じるとデータ信号であるデイジタル形の複素数
相乗積を生ずる、入力信号を前記複素数乗算器
に加える位相鎖錠ループと を包含するデータ信号復調回路。 ５ 位相鎖錠ループを、デイジタル出力に応答し
制御数を生ずるループと、前記制御数に応答し入
力信号を生じ、複素数乗算器に使う正負の複素数
を生ずるように動作する数値制御発振器とにより
構成した特許請求の範囲４に記載の回路。 ６ データ信号と設計中心周波数を持つキヤリヤ
信号とを含む受信データ変調信号を復調する回路
であつて、 (a) データ変調信号を受けて、周波数オフセツト
成分を持つデータ信号に対応して、前記データ
信号のほぼベースバンド周波数をもつ、第１及
び第２のアナログ出力信号を生ずるアナログ装
置と、 (b) 前記アナログ出力信号に応答して、周波数オ
フセツト成分を持つデータ信号に対応する、デ
イジタル入力を生ずるアナログ−デイジタル変
換器と、 (c) 前記デイジタル入力及び制御入力に応答し
て、周波数オフセツト成分を除いたデータ信号
に対応する、複素数を生ずる複素数乗算器と、 (d) 前記の複素数に対応して制御数を生ずる帰還
ループと、 (e) 前記制御数に応答して制御入力を生ずる数値
制御発振器と を包含するデータ信号復調回路。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/110,462 US4348641A (en) | 1980-01-08 | 1980-01-08 | Digital baseband carrier recovery circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56146346A JPS56146346A (en) | 1981-11-13 |
| JPS6348469B2 true JPS6348469B2 (ja) | 1988-09-29 |
Family
ID=22333143
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP83081A Granted JPS56146346A (en) | 1980-01-08 | 1981-01-08 | Demodulating method and regenerative loop circuit |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US4348641A (ja) |
| EP (1) | EP0032253B1 (ja) |
| JP (1) | JPS56146346A (ja) |
| CA (1) | CA1162619A (ja) |
| DE (1) | DE3068980D1 (ja) |
| DK (1) | DK161287C (ja) |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4476585A (en) * | 1982-01-25 | 1984-10-09 | International Telephone And Telegraph Corporation | Baseband demodulator for FM signals |
| US4501002A (en) * | 1983-02-28 | 1985-02-19 | Auchterlonie Richard C | Offset QPSK demodulator and receiver |
| US4608540A (en) * | 1983-07-04 | 1986-08-26 | Clarion Co., Ltd. | Phase-shift keying demodulator |
| JPS60145755A (ja) * | 1984-01-09 | 1985-08-01 | Clarion Co Ltd | Ｐｓｋ復調器 |
| GB2153177B (en) * | 1984-01-19 | 1987-06-03 | Standard Telephones Cables Ltd | Digital navstar receiver |
| US5223843A (en) * | 1988-01-05 | 1993-06-29 | Rockwell International Corporation | High performance global positioning system receiver means and method |
| JPH01274548A (ja) * | 1988-04-26 | 1989-11-02 | Nec Corp | 復調装置 |
| FR2643765A1 (fr) * | 1989-02-27 | 1990-08-31 | Meuriche Bernard | Dispositif de decomposition a cadence d'echantillonnage optimale d'un signal a bande passante en ses composantes sur deux porteuses en quadrature |
| JPH03278745A (ja) * | 1990-03-28 | 1991-12-10 | Matsushita Electric Ind Co Ltd | 周波数偏差検出装置 |
| GB2248532A (en) * | 1990-10-01 | 1992-04-08 | Philips Electronic Associated | Digital filters |
| US5287388A (en) * | 1991-06-25 | 1994-02-15 | Kabushiki Kaisha Toshiba | Frequency offset removal method and apparatus |
| JP2730346B2 (ja) * | 1991-09-30 | 1998-03-25 | 日本電気株式会社 | 分周回路 |
| EP0535591B1 (en) * | 1991-09-30 | 1997-01-22 | Nec Corporation | Phase-locked circuit capable of being quickly put in a phase locked state |
| US5304957A (en) * | 1992-10-01 | 1994-04-19 | Westinghouse Electric Corp. | Low jitter phase locked loop for single phase applications |
| SE502813C2 (sv) * | 1994-05-04 | 1996-01-22 | Ericsson Telefon Ab L M | Metod och anordning vid analog-digitalomvandlare |
| US5579345A (en) * | 1994-10-13 | 1996-11-26 | Westinghouse Electric Corporation | Carrier tracking loop for QPSK demodulator |
| DE19536526A1 (de) * | 1995-09-29 | 1997-04-03 | Siemens Ag | Empfängerarchitektur zum Empfangen von winkelmodulierten/-getasteten Trägersignalen unterschiedlicher Frequenz |
| GB2311194B (en) * | 1996-03-12 | 2000-05-31 | Nokia Mobile Phones Ltd | Transmitting and receiving radio signals |
| US5995563A (en) * | 1997-02-10 | 1999-11-30 | Lsi Logic Corporation | System and method for fast channel switching in a satellite receiver |
| US6337885B1 (en) * | 1998-02-13 | 2002-01-08 | Telefonaktiebolaget Lm Ericsson (Publ) | Radio receiver that digitizes a received signal at a plurality of digitization frequencies |
| US6873663B1 (en) | 2000-02-16 | 2005-03-29 | Telefonaktiebolaget Lm Ericsson | Reception of M-ary PSK-modulated signals |
| JP2006326590A (ja) * | 2005-05-23 | 2006-12-07 | Sintokogio Ltd | 鋳型造型装置の遠隔監視システム |
| US8033316B2 (en) * | 2005-06-07 | 2011-10-11 | Sintokogio, Ltd. | Flask unit and cope-and-drag molding machine and line |
| US11177989B2 (en) * | 2018-03-01 | 2021-11-16 | Telefonaktiebolaget Lm Ericsson (Publ) | Methods and apparatus for signal demodulation |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3101448A (en) * | 1954-12-23 | 1963-08-20 | Gen Electric | Synchronous detector system |
| US3204185A (en) * | 1961-04-19 | 1965-08-31 | North American Aviation Inc | Phase-lock receivers |
| US3403355A (en) * | 1966-01-12 | 1968-09-24 | Fujitsu Ltd | Phase control circuit |
| US3368036A (en) * | 1965-05-24 | 1968-02-06 | Collins Radio Co | Demultiplexing and detecting system for predicted wave phasepulsed data transmissionsystem |
| US3500217A (en) * | 1967-07-31 | 1970-03-10 | Us Navy | Frequency discriminator employing quadrature demodulation techniques |
| US3568067A (en) * | 1969-06-13 | 1971-03-02 | Collins Radio Co | Frequency discriminator with output indicative of difference between input and local reference signals |
| US3745255A (en) * | 1971-08-18 | 1973-07-10 | J Fletcher | Receiver with an improved phase lock loop in a multichannel telemetry system with suppressed carrier |
| US3768030A (en) * | 1972-05-08 | 1973-10-23 | Motorola Inc | Automatic signal acquisition means for phase-lock loop with anti- sideband lock protection |
| US3787775A (en) * | 1973-03-28 | 1974-01-22 | Trw Inc | Phase correction circuit |
| US3789316A (en) * | 1973-06-13 | 1974-01-29 | Singer Co | Sine-cosine frequency tracker |
| US3893039A (en) * | 1974-05-02 | 1975-07-01 | Us Navy | Two-channel phase-locked loop |
| JPS5820181B2 (ja) * | 1974-09-25 | 1983-04-21 | 日本電気株式会社 | タソウイソウドウキフクチヨウソウチ |
| IT1030453B (it) * | 1975-03-27 | 1979-03-30 | Cselt Centro Studi Lab Telecom | Organo di decisione per ricevitori di segnali numerici a piu livelli modulati in fase o in fase e ampiezza |
| JPS5220753A (en) * | 1975-06-11 | 1977-02-16 | Motorola Inc | Quadrature phase shift keying demodulator |
| US3993956A (en) * | 1975-11-03 | 1976-11-23 | Motorola, Inc. | Digital detection system for differential phase shift keyed signals |
| JPS5917916B2 (ja) * | 1975-12-26 | 1984-04-24 | 日本電気株式会社 | イソウドウキソウチ |
| GB1527732A (en) * | 1976-07-15 | 1978-10-11 | Micro Consultants Ltd | Digital phase locked loop |
| JPS5914939B2 (ja) * | 1976-09-30 | 1984-04-06 | 日本電気株式会社 | 搬送波再生装置 |
| FR2368184A1 (fr) * | 1976-10-18 | 1978-05-12 | Ibm France | Systeme de synchronisation de porteuse pour demodulateur de phase coherent |
| US4105975A (en) * | 1977-02-01 | 1978-08-08 | Ncr Corporation | Offset correction circuit for phase detectors |
| US4092606A (en) * | 1977-06-21 | 1978-05-30 | Lovelace Alan M Acting Adminis | Quadraphase demodulation |
-
1980
- 1980-01-08 US US06/110,462 patent/US4348641A/en not_active Expired - Lifetime
- 1980-12-30 CA CA000367682A patent/CA1162619A/en not_active Expired
- 1980-12-31 EP EP80108261A patent/EP0032253B1/en not_active Expired
- 1980-12-31 DE DE8080108261T patent/DE3068980D1/de not_active Expired
-
1981
- 1981-01-06 DK DK003181A patent/DK161287C/da active
- 1981-01-08 JP JP83081A patent/JPS56146346A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| CA1162619A (en) | 1984-02-21 |
| DE3068980D1 (en) | 1984-09-20 |
| DK161287B (da) | 1991-06-17 |
| EP0032253A1 (en) | 1981-07-22 |
| EP0032253B1 (en) | 1984-08-15 |
| US4348641A (en) | 1982-09-07 |
| JPS56146346A (en) | 1981-11-13 |
| DK161287C (da) | 1991-12-09 |
| DK3181A (da) | 1981-07-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4348641A (en) | Digital baseband carrier recovery circuit | |
| US6073001A (en) | Down conversion mixer | |
| US4509017A (en) | Method and apparatus for pulse angle modulation | |
| JP2926615B2 (ja) | Ｓｓｂ信号発生器 | |
| US4408351A (en) | Directly mixing receiving system | |
| US4930141A (en) | Multi-phase PSK modulation apparatus | |
| JPH04282937A (ja) | ベクトル変調システム、ベクトル変調器 | |
| JPS60103855A (ja) | データ受信装置 | |
| US4599743A (en) | Baseband demodulator for FM and/or AM signals | |
| US4677690A (en) | Baseband demodulator for FM and/or AM signals | |
| JPS5820181B2 (ja) | タソウイソウドウキフクチヨウソウチ | |
| JPH0653856A (ja) | 受信装置 | |
| JPS5853527B2 (ja) | 位相制御装置 | |
| JP3256422B2 (ja) | 周波数シンセサイザ | |
| JPH0461450A (ja) | 遅延検波回路 | |
| JP3399017B2 (ja) | 位相同期装置 | |
| JPS6331985B2 (ja) | ||
| JP2837914B2 (ja) | Ａｆｃ装置 | |
| US4887042A (en) | High speed multi-channel phase detector | |
| JP2837916B2 (ja) | Ａｆｃ装置 | |
| JP2837915B2 (ja) | Ａｆｃ装置 | |
| JP2705363B2 (ja) | 自動干渉除去装置 | |
| JP2986254B2 (ja) | Ａｆｃ装置 | |
| JPH0358546A (ja) | 位相比較回路 | |
| JPH0193241A (ja) | ディジタル変調信号復調回路 |