JPH0358546A - 位相比較回路 - Google Patents
位相比較回路Info
- Publication number
- JPH0358546A JPH0358546A JP1193579A JP19357989A JPH0358546A JP H0358546 A JPH0358546 A JP H0358546A JP 1193579 A JP1193579 A JP 1193579A JP 19357989 A JP19357989 A JP 19357989A JP H0358546 A JPH0358546 A JP H0358546A
- Authority
- JP
- Japan
- Prior art keywords
- exclusive
- phase
- signal
- circuit
- outputs
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
「産業上の利用分野」
本発明は多相位相シフトキーインク（ ＰＳＫ）伝送方
弐Ｋ ｉ−ける復調時に搬送波の再生に描シ、位相同期
回路の位相差検出器としての位相比較器に関する。
弐Ｋ ｉ−ける復調時に搬送波の再生に描シ、位相同期
回路の位相差検出器としての位相比較器に関する。
「従来の技術」
従来から多相ＰＳＫ方式による通信回線の受信側が具備
すべき復調器の搬送波再生方法には、ベースバンド処理
によるコスタスループ方式，逆変調方式，Ｎ逓信方式が
知られ、いずれもアナログ素子が採用されていて回路構
成が複雑であり、デジタル化の要求に対して難点が多い
。
すべき復調器の搬送波再生方法には、ベースバンド処理
によるコスタスループ方式，逆変調方式，Ｎ逓信方式が
知られ、いずれもアナログ素子が採用されていて回路構
成が複雑であり、デジタル化の要求に対して難点が多い
。
例えば第４図は位相比較手段としてのコスタスループに
工り４相Ｐ Ｓ Ｋ信号を復調する回路を例示したもの
で、位相差検出器１００について説明すると、先づ被変
調波ｆ ， ＝ Ａｓｉａ （ ωｔ ＋ｎ ｙｒ ／
２ ）ＶＣＯＩＯの出力周波数ｆ ，＝＝ｓｉｎ （
ωｔ＋θ），移相器を経由した周波数ｆ，＝ｃｏｓ（
ωｔ＋θ）とし、θを定常位相差、ｎ ＝ ４としたと
き、乗算器ｌによる乗算結果はＬＰＦ，５１の後段で’
２＝Ａ／ ２ｓｉｎ （ｎ ｙｔ／２一θ）となり、
乗算器２によりｆ ３ ＝Ａ／ ２ ｃｏｓ （ ｎ
π／２−θ）が得られる。
工り４相Ｐ Ｓ Ｋ信号を復調する回路を例示したもの
で、位相差検出器１００について説明すると、先づ被変
調波ｆ ， ＝ Ａｓｉａ （ ωｔ ＋ｎ ｙｒ ／
２ ）ＶＣＯＩＯの出力周波数ｆ ，＝＝ｓｉｎ （
ωｔ＋θ），移相器を経由した周波数ｆ，＝ｃｏｓ（
ωｔ＋θ）とし、θを定常位相差、ｎ ＝ ４としたと
き、乗算器ｌによる乗算結果はＬＰＦ，５１の後段で’
２＝Ａ／ ２ｓｉｎ （ｎ ｙｔ／２一θ）となり、
乗算器２によりｆ ３ ＝Ａ／ ２ ｃｏｓ （ ｎ
π／２−θ）が得られる。
？に上記ｆ！及びｒ３による乗算器３０乗算結果はｆ
４ −＝ Ａ２／８ｓｉｎ（ ＩＩ π−２θ）、加ｎ
ｓ ｓ ｖｃ −％”ｌｔ ル上記ｆ２及びｆ３とＫ．
よる加算結果は、Ｉｎ −＝Ａ／ ２ｓｉｎ （ ｎ
ｒｒ ／２−θ） ＋Ａ／ ２ｃｏｓ（ ｎπ／２−θ
）となり、減算器６（でおける上記ｆ２及びｒ３の減算
拮果は、 ｆ ｏ ＝Ａ／ ２ ｓｉｎ （ ｎπ／２−θ）−Ａ
／ ２ｃｏｓ（ ｎπ／２−θ）と４ｃっで、乗算器４
に釦ける上記ｆ，とｆ，とに工る乗算結果ｆ＋ｏ−−Ａ
２／ ４ｃｏｓ（ （１π−２θ）が得られ、上記ｒ，
とで乗算器５にエリｆ，一−Ａ’／６４ｓｉｎ（２ｎπ
−４θ）を得る。
４ −＝ Ａ２／８ｓｉｎ（ ＩＩ π−２θ）、加ｎ
ｓ ｓ ｖｃ −％”ｌｔ ル上記ｆ２及びｆ３とＫ．
よる加算結果は、Ｉｎ −＝Ａ／ ２ｓｉｎ （ ｎ
ｒｒ ／２−θ） ＋Ａ／ ２ｃｏｓ（ ｎπ／２−θ
）となり、減算器６（でおける上記ｆ２及びｒ３の減算
拮果は、 ｆ ｏ ＝Ａ／ ２ ｓｉｎ （ ｎπ／２−θ）−Ａ
／ ２ｃｏｓ（ ｎπ／２−θ）と４ｃっで、乗算器４
に釦ける上記ｆ，とｆ，とに工る乗算結果ｆ＋ｏ−−Ａ
２／ ４ｃｏｓ（ （１π−２θ）が得られ、上記ｒ，
とで乗算器５にエリｆ，一−Ａ’／６４ｓｉｎ（２ｎπ
−４θ）を得る。
ここに上記ｆ，のｓｉｎ （ ２ ｎπ−４θ）の値は
、ｒ］の値が得られる。つまり入力の位相変化がｎＯ，
］， ２． ３ ＆で拘わらず出力が位相誤差４θに
よってｔ■定され、■ＣＯへθ）誤差入力電圧は一定と
なる。
、ｒ］の値が得られる。つまり入力の位相変化がｎＯ，
］， ２． ３ ＆で拘わらず出力が位相誤差４θに
よってｔ■定され、■ＣＯへθ）誤差入力電圧は一定と
なる。
このことは系が安定准状態で搬送波の再生ができること
を意味しているが、上記コスタスグループにはＬ Ｐ
Ｆ ２個と、加，減算器各１個、乗算器５個が必要とな
り、上記加，減算器は直流直結であるため、オフセット
電圧の影響を受けるだけで７：Ｃ ＜ 、Ｌ Ｐ Ｆ”
，加，減，乗算器があるため汎用のグー｝ＩＣだけで
回路構或し得ない等、障害や難点がある。
を意味しているが、上記コスタスグループにはＬ Ｐ
Ｆ ２個と、加，減算器各１個、乗算器５個が必要とな
り、上記加，減算器は直流直結であるため、オフセット
電圧の影響を受けるだけで７：Ｃ ＜ 、Ｌ Ｐ Ｆ”
，加，減，乗算器があるため汎用のグー｝ＩＣだけで
回路構或し得ない等、障害や難点がある。
「発明が解決しようとする問題点」
そこで本発明は多相Ｐ Ｓ Ｋ信号の復調時に．１′，
−げる位相比較回路のＩＣ化を阻んでいるＬＰＦや加，
減算器等を一掃して多相化に比例して小型化の利点を発
揮する回路構或とするにある。
−げる位相比較回路のＩＣ化を阻んでいるＬＰＦや加，
減算器等を一掃して多相化に比例して小型化の利点を発
揮する回路構或とするにある。
「問題点を解決するための手段」
かくして本発明は、多相ＰＳＫ被変調波信号とクロソク
信号とを入力とする複数個の並列データフリップフロノ
プと、クロノク信号の上記入力ラインにπ／ｎづつ位相
のずれた移相器を設げ、上記フリップフロノプの出力を
対にして入力される排他的論理和素子を介して終段の排
他論理和素子からループフィルタに信号送出する如く構
成したものである。
信号とを入力とする複数個の並列データフリップフロノ
プと、クロノク信号の上記入力ラインにπ／ｎづつ位相
のずれた移相器を設げ、上記フリップフロノプの出力を
対にして入力される排他的論理和素子を介して終段の排
他論理和素子からループフィルタに信号送出する如く構
成したものである。
以下に第１図及び第２，第３図とともに本発明の一実施
について説明する。
について説明する。
「実施例」
第１図は４相ＰＳＫ被変調波信号を取扱う例であるが、
７ｒｌは上記多相ＰＳＫ被変調波の入力ライン端子、゛
ｒ２はクロノク信号の入力ライン端子、Ｔ３ぱループフ
ィルタへの出力端子である。１１．１２．１３．１４は
夫夫２信号人力１信号出力のデータフリソブフロノブ、
２１ ２２． ２３は夫大π／０づつ位相をずら丁
ための移相器、３１．３２は上記フリノプフロップ各々
の出力を一対１組にして入力される排他的論理和素子、
４０は上記排他的論理和素子の出力を入力と丁る終段の
排他的論理和素子である。
７ｒｌは上記多相ＰＳＫ被変調波の入力ライン端子、゛
ｒ２はクロノク信号の入力ライン端子、Ｔ３ぱループフ
ィルタへの出力端子である。１１．１２．１３．１４は
夫夫２信号人力１信号出力のデータフリソブフロノブ、
２１ ２２． ２３は夫大π／０づつ位相をずら丁
ための移相器、３１．３２は上記フリノプフロップ各々
の出力を一対１組にして入力される排他的論理和素子、
４０は上記排他的論理和素子の出力を入力と丁る終段の
排他的論理和素子である。
かような構或Ｋ工って以下にその動作を説明する。ここ
に上記データフリップ７ロツプはクロツクσ）立上りの
データ人力の状態を、次のクロノクσ）立」ニリまで保
持するものである。
に上記データフリップ７ロツプはクロツクσ）立上りの
データ人力の状態を、次のクロノクσ）立」ニリまで保
持するものである。
上記データフリップ７ロツプのデータ人力Ｄ及びクロッ
ク入力とＱ出力に対して位相比較機能を考えると、上記
データ入力に対するクロノク入力の位相差△φを負即ち
Δφ〈０とし、上記入力の２信号は同一周波数でともに
デューティ比が５０％であると丁るど、ΔφとＱの関係
が次の２つの状態になる。即ち （イ） 一π〈△φ＜０のとき、Ｑ＝１つまり゜Ｈ”レ
ベノレ （口） ０〈△φ〈πのとＬ Ｑ＝ｏつまり゜Ｌ”レ
ベとなって、Δφθつ範囲に応じたＱ出力ＶＣＬり、２
つの入力の位相を判別することができる。そしてそσ）
周期は２πとなる。
ク入力とＱ出力に対して位相比較機能を考えると、上記
データ入力に対するクロノク入力の位相差△φを負即ち
Δφ〈０とし、上記入力の２信号は同一周波数でともに
デューティ比が５０％であると丁るど、ΔφとＱの関係
が次の２つの状態になる。即ち （イ） 一π〈△φ＜０のとき、Ｑ＝１つまり゜Ｈ”レ
ベノレ （口） ０〈△φ〈πのとＬ Ｑ＝ｏつまり゜Ｌ”レ
ベとなって、Δφθつ範囲に応じたＱ出力ＶＣＬり、２
つの入力の位相を判別することができる。そしてそσ）
周期は２πとなる。
第１図の各７リップフロツプ（ＦＦ）の 出力ラインａ
，ｂ，ｃ，ｄＫ現われる波形は第２図の（１），（Ｉ勺
． （Ｃ） ， （Ｄ）に夫夫対応し、排他的論理和素
子３１，３２の出力ラインｅ，ｆの波形は第３図←℃，
ω）に表わしてある。そして終段の排他的論理和素子４
’０の出力ラインｇσつ波形は第３図０の工うになる。
，ｂ，ｃ，ｄＫ現われる波形は第２図の（１），（Ｉ勺
． （Ｃ） ， （Ｄ）に夫夫対応し、排他的論理和素
子３１，３２の出力ラインｅ，ｆの波形は第３図←℃，
ω）に表わしてある。そして終段の排他的論理和素子４
’０の出力ラインｇσつ波形は第３図０の工うになる。
第２図代〜（Ｄ）ｘり、１個のデータフリップフ口ツノ
による位相比較器の特性は、周期２πを有し、クロック
の位相が（１）に対して同図（Ｂ） ． （Ｃ） ，
（Ｄ）は夫夫π／４，２π／４，３π／４移相している
。従って第２図（１）〜（口は周期２πで夫夫π／４
の位相差を有する。
による位相比較器の特性は、周期２πを有し、クロック
の位相が（１）に対して同図（Ｂ） ． （Ｃ） ，
（Ｄ）は夫夫π／４，２π／４，３π／４移相している
。従って第２図（１）〜（口は周期２πで夫夫π／４
の位相差を有する。
次に排他的論理和素子３１は、Ｉ’：Ｅ１１と１２の出
力ａ，ｂのイクスクルシプ・オアをとってかり、入力ａ
，ｂと出力ｅの論理は下表のようになる。なおｃ，ｄ入
力に対する３２の出力ｆの論理も同様である。
力ａ，ｂのイクスクルシプ・オアをとってかり、入力ａ
，ｂと出力ｅの論理は下表のようになる。なおｃ，ｄ入
力に対する３２の出力ｆの論理も同様である。
以上のことから、排他的論理和素子（３１”ｌ，（３２
）の出力波形のグラフは夫夫第３図（６），（ロ）のよ
うに周期π、位相差π／２の２出力となる。
）の出力波形のグラフは夫夫第３図（６），（ロ）のよ
うに周期π、位相差π／２の２出力となる。
例えば４ Ｐ Ｓ ＫＫｋいて要求される位相比較器Ｑ
）特性は、周期π／２を有していることであるから、終
段の排他的論理素子４０に工リ上記３１．３２のイクス
クルシプ・オアをとればよく、それが第３図（ｑに表わ
してある。
）特性は、周期π／２を有していることであるから、終
段の排他的論理素子４０に工リ上記３１．３２のイクス
クルシプ・オアをとればよく、それが第３図（ｑに表わ
してある。
「効 果」
よって本発明の位相比較器によれば、多相Ｐ Ｓ Ｋ波
の復調時にかいて、データＱ）位相変化がｎπ／２であ
るから、搬送波再生位相ロックルーグのロックを維持で
きるのは、上記ｎπ／２の位相変化カエ発生しても同一
レベルの出力を得るに叶った単純な回路構戊をもって実
現でき、コンデン℃抵抗器類よりなるフィルタ素子と加
，減算回路及び乗算素子とを用いなくて、移相器にシフ
トレジスタを代用させることＫ工り全面的にＩＣ化が計
れ、しかも多相になればなる程、以主の効果が顕著に発
揮されるものである。
の復調時にかいて、データＱ）位相変化がｎπ／２であ
るから、搬送波再生位相ロックルーグのロックを維持で
きるのは、上記ｎπ／２の位相変化カエ発生しても同一
レベルの出力を得るに叶った単純な回路構戊をもって実
現でき、コンデン℃抵抗器類よりなるフィルタ素子と加
，減算回路及び乗算素子とを用いなくて、移相器にシフ
トレジスタを代用させることＫ工り全面的にＩＣ化が計
れ、しかも多相になればなる程、以主の効果が顕著に発
揮されるものである。
第１図は本発明の位相比較回路の結線図、第２図（Ａ）
−４２は第１図のデータフリップフロップの出力グラフ
、第３図は第１図の排他的論理和素子の出力グラフ、第
４図は従来９位相比較器の回路構成図である。 Ｔ，・・・多相ＰＳＫ被変調波の入力ライン端子、Ｔ，
．．．クロック信号の入力ライン端子、Ｔ３ ・・・位相比較器の出力端子 ２１． ２２． ２３・・・移相器、 １１， １２， １３， １４ ・・・ データフ リ ップフａ プ、 ３１， ３２． ４０ ・・・排他 的論理和素子。
−４２は第１図のデータフリップフロップの出力グラフ
、第３図は第１図の排他的論理和素子の出力グラフ、第
４図は従来９位相比較器の回路構成図である。 Ｔ，・・・多相ＰＳＫ被変調波の入力ライン端子、Ｔ，
．．．クロック信号の入力ライン端子、Ｔ３ ・・・位相比較器の出力端子 ２１． ２２． ２３・・・移相器、 １１， １２， １３， １４ ・・・ データフ リ ップフａ プ、 ３１， ３２． ４０ ・・・排他 的論理和素子。
Claims (1)
- 多相ＰＳＫ復調時に搬送波を再生する位相同期回路の位
相比較器において、被変調波信号とクロック信号とが夫
夫入力されてＱ出力を送出するデータフリップフロップ
ｎ個（ｎ＝２＾Ｐ、Ｐは０を含まない正の整数）と、上
記クロック信号の入力ラインにπ／ｎづつ移相させる移
相器ｍ（＝ｎ−１）個と、上記データフリップフロップ
のデータ出力を一対にして入力される排他的論理和素子
と、上記排他的論理和素子の出力を統合してループフィ
ルタに信号送出する終段の排他的論理和素子とを設けて
なることを特徴とする多相ＰＳＫ復調時に搬送波を再生
する位相比較回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1193579A JPH0358546A (ja) | 1989-07-26 | 1989-07-26 | 位相比較回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1193579A JPH0358546A (ja) | 1989-07-26 | 1989-07-26 | 位相比較回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0358546A true JPH0358546A (ja) | 1991-03-13 |
Family
ID=16310348
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1193579A Pending JPH0358546A (ja) | 1989-07-26 | 1989-07-26 | 位相比較回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0358546A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0795070A (ja) * | 1993-09-22 | 1995-04-07 | Nec Corp | Ｐｌｌ回路 |
| EP2782253A1 (en) | 2013-03-21 | 2014-09-24 | Fujitsu Limited | PLL circuit and phase comparison method in PLL circuit |
| JP2016048841A (ja) * | 2014-08-27 | 2016-04-07 | 富士通株式会社 | Ｐｌｌ回路、ｐｌｌ回路の制御方法、及び電子機器 |
-
1989
- 1989-07-26 JP JP1193579A patent/JPH0358546A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0795070A (ja) * | 1993-09-22 | 1995-04-07 | Nec Corp | Ｐｌｌ回路 |
| EP2782253A1 (en) | 2013-03-21 | 2014-09-24 | Fujitsu Limited | PLL circuit and phase comparison method in PLL circuit |
| JP2014187427A (ja) * | 2013-03-21 | 2014-10-02 | Fujitsu Ltd | Ｐｌｌ回路及びｐｌｌ回路における位相比較方法 |
| US8963592B2 (en) | 2013-03-21 | 2015-02-24 | Fujitsu Limited | PLL circuit and phase comparison method in PLL circuit |
| JP2016048841A (ja) * | 2014-08-27 | 2016-04-07 | 富士通株式会社 | Ｐｌｌ回路、ｐｌｌ回路の制御方法、及び電子機器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0032253A1 (en) | Demodulator carrier recovery loop and method for demodulating a signal | |
| JPS5820181B2 (ja) | タソウイソウドウキフクチヨウソウチ | |
| EP0412291B1 (en) | Quadrature FSK receiver with compensation for frequency offset | |
| JPH0358546A (ja) | 位相比較回路 | |
| EP0484914A2 (en) | Demodulator and method for demodulating digital signals modulated by a minimum shift keying | |
| JP2964573B2 (ja) | コスタスループ搬送波再生回路 | |
| JP2994836B2 (ja) | 復調器のａｆｃ回路 | |
| JP3362427B2 (ja) | 直交検波器 | |
| JPH0779363B2 (ja) | 遅延検波回路 | |
| JP2730346B2 (ja) | 分周回路 | |
| JP2931454B2 (ja) | ディジタル位相変調信号復調回路 | |
| JPS6331987B2 (ja) | ||
| US5982200A (en) | Costas loop carrier recovery circuit using square-law circuits | |
| Xue et al. | A new method of an IF I/Q demodulator for narrowband signals | |
| JPS6331985B2 (ja) | ||
| JPS63287145A (ja) | 搬送波再生回路 | |
| JP2553643B2 (ja) | キャリア同期装置 | |
| JP3265052B2 (ja) | デジタル変調波の復調装置 | |
| KR950016112A (ko) | 디지탈 변복조기에 있어서 디지탈 주파수 에러검출/보정방법 및 회로 | |
| EP1973287A1 (en) | A system for demodulation of phase shift keying signals | |
| JPH0448031Y2 (ja) | ||
| JPH0678009A (ja) | デジタル変調波の搬送波再生回路 | |
| JPH066397A (ja) | 遅延検波器 | |
| JP2002299960A (ja) | Ｆｍ検波器およびｆｍ受信機 | |
| JP3148319B2 (ja) | 変調位相検出装置及び復調装置 |