JPS634975B2 - - Google Patents

Info

Publication number
JPS634975B2
JPS634975B2 JP19171781A JP19171781A JPS634975B2 JP S634975 B2 JPS634975 B2 JP S634975B2 JP 19171781 A JP19171781 A JP 19171781A JP 19171781 A JP19171781 A JP 19171781A JP S634975 B2 JPS634975 B2 JP S634975B2
Authority
JP
Japan
Prior art keywords
signal
circuit
output
gate
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP19171781A
Other languages
Japanese (ja)
Other versions
JPS5894250A (en
Inventor
Yoshiro Sugai
Eiji Ueno
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Pioneer Corp
Original Assignee
Pioneer Electronic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Pioneer Electronic Corp filed Critical Pioneer Electronic Corp
Priority to JP19171781A priority Critical patent/JPS5894250A/en
Publication of JPS5894250A publication Critical patent/JPS5894250A/en
Publication of JPS634975B2 publication Critical patent/JPS634975B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04H—BROADCAST COMMUNICATION
    • H04H40/00—Arrangements specially adapted for receiving broadcast information
    • H04H40/18—Arrangements characterised by circuits or components specially adapted for receiving
    • H04H40/27—Arrangements characterised by circuits or components specially adapted for receiving specially adapted for broadcast systems covered by groups H04H20/53 - H04H20/95
    • H04H40/36—Arrangements characterised by circuits or components specially adapted for receiving specially adapted for broadcast systems covered by groups H04H20/53 - H04H20/95 specially adapted for stereophonic broadcast receiving
    • H04H40/45—Arrangements characterised by circuits or components specially adapted for receiving specially adapted for broadcast systems covered by groups H04H20/53 - H04H20/95 specially adapted for stereophonic broadcast receiving for FM stereophonic broadcast systems receiving
    • H04H40/72—Arrangements characterised by circuits or components specially adapted for receiving specially adapted for broadcast systems covered by groups H04H20/53 - H04H20/95 specially adapted for stereophonic broadcast receiving for FM stereophonic broadcast systems receiving for noise suppression
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H03G3/34—Muting amplifier when no signal is present
    • H03G3/345—Muting during a short period of time when noise pulses are detected, i.e. blanking

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Noise Elimination (AREA)
  • Stereo-Broadcasting Methods (AREA)

Description

【発明の詳細な説明】 本発明は、車載用FM受信機においてパルス性
ノイズを有効に除去するためのパルス性ノイズ抑
圧装置に関するものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a pulse noise suppression device for effectively removing pulse noise in a vehicle-mounted FM receiver.

従来の斯かる装置は第1図に示すように構成さ
れている。図において、1は信号遅延手段として
働くローパスフイルタ(以下L.P.Fと略記する)
で、ノイズ処理を行うのに必要な時間だけ信号を
遅延する。ゲート2はパルス性ノイズが入力され
たときのみ信号を一瞬遮断するように働き、レベ
ルホールド回路3は信号がゲート2によつて遮断
されている間その出力レベルを遮断直前の信号レ
ベルに保持するように働く。
Such a conventional device is constructed as shown in FIG. In the figure, 1 is a low-pass filter (hereinafter abbreviated as LPF) that acts as a signal delay means.
The signal is then delayed by the amount of time necessary to process the noise. Gate 2 works to momentarily interrupt the signal only when pulse noise is input, and level hold circuit 3 maintains its output level at the signal level immediately before the interruption while the signal is interrupted by gate 2. work like that.

4は100KHz位の遮断周波数を有するハイパス
フイルタ(以下H.P.Fと略記する)で、FM検波
器(図示せず)からの検波出力からノイズ成分の
みを取り出すように働く。AGC付ノイズアンプ
5はH.P.F4の出力を増幅し、ノイズエネルギー
が或る一定レベルを越えるとAGCが働き、ゲイ
ンを下げるようになつている。これは弱電界など
でホワイトノイズ成分が増加したとき、これによ
つてゲート2が頻繁に動作されて信号が途切れる
のを防ぐためのものである。単安定マルチバイブ
レータ(以下単安定マルチと略記する)6は、ノ
イズアンプ5の出力が或る一定値より大きくなる
とゲート2を駆動するための一定幅のパルス信号
を発生する。
4 is a high-pass filter (hereinafter abbreviated as HPF) having a cutoff frequency of about 100 KHz, which functions to extract only noise components from the detection output from the FM detector (not shown). The noise amplifier 5 with AGC amplifies the output of the HPF 4, and when the noise energy exceeds a certain level, the AGC operates and lowers the gain. This is to prevent the gate 2 from being operated frequently and the signal being interrupted when the white noise component increases due to a weak electric field or the like. A monostable multivibrator (hereinafter abbreviated as monostable multi) 6 generates a pulse signal of a constant width for driving the gate 2 when the output of the noise amplifier 5 becomes larger than a certain constant value.

上述のノイズ抑圧装置において、FM検波器か
らの信号が第2図aに示すような比較的低い例え
ば音声周波数程度の可聴周波数のものである場
合、破線で示す期間ゲート2が一瞬閉じられる
と、レベルホールド回路3の出力には、第2図b
に示すようにゲート2が閉じられたときのレベル
が保持された信号が発生される。この場合、レベ
ルホールド回路3は何ら不都合なく働き、ノイズ
が発生することもない。
In the above-described noise suppression device, when the signal from the FM detector is of a relatively low audible frequency, for example, around the voice frequency, as shown in FIG. The output of the level hold circuit 3 is as shown in Fig. 2b.
As shown in FIG. 2, a signal is generated that maintains the level when gate 2 is closed. In this case, the level hold circuit 3 functions without any problem and no noise is generated.

ところが、第3図aに示すような19KHzのステ
レオパイロツト信号が存在している場合には、破
線で示すゲートオフ期間一瞬ゲート2で遮断され
ると、第3図bに示すようにゲート2が遮断され
ている期間DCレベルで保持された信号がレベル
ホールド回路3の出力に得られ、波形が不連続と
なり、パイロツト信号も遮断され、MPX復調が
できなくなつて歪んだり、ノイズが発生するよう
になる。これは、パイロツト信号の周波数が高い
ため、ゲート2が遮断している時間が半波長や1
波長に及んでしまい、単純にDC電位で補正を行
うレベルホールド回路3ではうまく補正できない
ためである。
However, if there is a 19KHz stereo pilot signal as shown in Figure 3a, if gate 2 is momentarily cut off during the gate off period shown by the broken line, gate 2 will be shut off as shown in Figure 3b. A signal held at the DC level for the period of time is obtained at the output of the level hold circuit 3, the waveform becomes discontinuous, the pilot signal is also cut off, and MPX demodulation becomes impossible, causing distortion and noise. Become. This is because the frequency of the pilot signal is high, so the time that gate 2 is cut off is half a wavelength or one wavelength.
This is because the level hold circuit 3, which simply performs correction using DC potential, cannot effectively correct the voltage.

本発明は上述した点に鑑みてなされたもので、
その目的とするところは、ステレオパイロツト信
号を含む可聴信号中より、ノイズを発生すること
なくパルス性ノイズを除去することのできるパル
ス性ノイズ抑圧装置を提供することにある。
The present invention has been made in view of the above points, and
The object is to provide a pulse noise suppression device that can remove pulse noise from an audible signal including a stereo pilot signal without generating noise.

以下本発明を第4図以降を参照して説明する。 The present invention will be explained below with reference to FIG. 4 and subsequent figures.

第4図は本発明によるパルス性ノイズ抑圧装置
の実施例を示すブロツク図で、図中、L.P.F1,
ゲート2、レベルホールド回路3、H.P.F4、
AGC付ノイズアンプ5及び単安定マルチ6は第
1図に示した従来の装置のものと同じもので、第
1図について説明したと同じように動作する。
FIG. 4 is a block diagram showing an embodiment of the pulse noise suppression device according to the present invention.
Gate 2, level hold circuit 3, HPF4,
The noise amplifier 5 with AGC and the monostable multi 6 are the same as those in the conventional device shown in FIG. 1, and operate in the same manner as described in connection with FIG.

従つて、第1のレベルホールド回路3の出力点
Aには、第1図の装置の出力に得られるものと同
じであり、パイロツト信号と音声信号のコンポジ
ツト信号の場合には第5図aに示すような出力波
形が得られる。この出力波形は、パルス性ノイズ
の出現によりゲート2を時点t1〜t2に亘つて閉じ
てFM検波出力からのコンポジツト信号からパル
ス性ノイズを際去したもので、可聴周波数信号と
パイロツト信号とからなる。
Therefore, the output point A of the first level hold circuit 3 is the same as that obtained at the output of the device of FIG. The output waveform shown is obtained. This output waveform is obtained by closing gate 2 from time t 1 to t 2 due to the appearance of pulse noise, removing pulse noise from the composite signal from the FM detection output, and combining the audio frequency signal and the pilot signal. Consisting of

上記レベルホールド回路3の出力は、−入力端
子(これを点Bとする)に第5図bに示すような
パイロツトキヤンセル用信号(以下パイキヤン用
信号という)が加えられている第1の引算回路7
の+入力端子に加えられる。このように、パイロ
ツト信号を含む信号とパイキヤン用信号とが互に
逆相の入力端子に加えられているため、引算回路
7の出力点Cにはパイロツト信号を除去した信号
が得られる。この引算回路7の出力信号は第2の
引算回路8の−入力端子に加えられる。
The output of the level hold circuit 3 is a first subtraction signal in which a pilot cancel signal (hereinafter referred to as a pilot cancel signal) as shown in FIG. 5b is added to the - input terminal (point B). circuit 7
is added to the + input terminal of In this way, since the signal containing the pilot signal and the signal for the piquancy are applied to the input terminals having opposite phases, a signal from which the pilot signal has been removed is obtained at the output point C of the subtraction circuit 7. The output signal of this subtraction circuit 7 is applied to the - input terminal of a second subtraction circuit 8.

上記引算回路8の+入力端子(これを点Dとす
る)は上記ゲート2と同期して単安定マルチ6か
らのパルス信号によつてオフ制御されるスイツチ
回路9を介してアースに接続されている。スイツ
チ回路9は通常オン状態にあるため、パルス性ノ
イズのないときには点Dが交流的にアースに落
ち、引算回路8は単なる反転アンプとして働く。
引算回路8の出力点EにはFM検波出力からのコ
ンポジツト信号からパイロツト信号を除去した信
号が得られる。
The + input terminal (point D) of the subtraction circuit 8 is connected to ground via a switch circuit 9 which is turned off in synchronization with the gate 2 by a pulse signal from the monostable multi 6. ing. Since the switch circuit 9 is normally in the on state, when there is no pulse noise, the point D falls to the ground in an alternating current manner, and the subtraction circuit 8 functions simply as an inverting amplifier.
At the output point E of the subtraction circuit 8, a signal obtained by removing the pilot signal from the composite signal from the FM detection output is obtained.

そして、上記パイキヤン用信号の信号線と引算
回路8の+入力端子との間に第2のレベルホール
ド回路10が接続されている。このレベルホール
ド回路10は、スイツチ回路9がオフして点Dの
インピーダンスが上がつたとき、パイキヤン用信
号の波形を点Dに伝達するように働く。
A second level hold circuit 10 is connected between the signal line for the Pikeyan signal and the + input terminal of the subtraction circuit 8. This level hold circuit 10 functions to transmit the waveform of the signal for Pikeyan to point D when the switch circuit 9 is turned off and the impedance at point D rises.

ところで、上記レベルホールド回路3は具体的
には第6図に示すように信号線とアース間に接続
された抵抗3aとコンデンサ3bの直列回路から
なり、ゲート2が閉じられた(遮断された)と
き、それまでコンデンサ3bに充電されていたレ
ベルに点Aのレベルを保持する。一方、レベルホ
ールド回路10は第7図に示すように点Bと点D
との間に接続された抵抗10aとコンデンサ10
bとの直列回路により構成され、スイツチ回路9
がオフしたとき、抵抗10a及びコンデンサ10
bを通じてパイキヤン用信号を点Bから点Dに伝
達する。
By the way, the level hold circuit 3 specifically consists of a series circuit of a resistor 3a and a capacitor 3b connected between the signal line and the ground, as shown in FIG. 6, and when the gate 2 is closed (cut off). At this time, the level at point A is maintained at the level charged in capacitor 3b until then. On the other hand, the level hold circuit 10 operates at points B and D as shown in FIG.
A resistor 10a and a capacitor 10 connected between
The switch circuit 9 is configured by a series circuit with b.
is turned off, the resistor 10a and capacitor 10
A signal for Paikyan is transmitted from point B to point D through b.

上述のような構成により、今パルス性ノイズが
コンポジツト信号に重畳したとすると、これに応
じて単安定マルチ6はパルス信号を発生してゲー
ト2を閉じて入力信号の伝達を遮断すると共にス
イツチ回路9をオフする。コンポジツト信号はL.
P.F1で遅延されているため、上記ゲート2が閉
じ、かつスイツチ回路9がオフする時点はパルス
性ノイズがゲート2を通過する前である。この結
果、ゲート2が閉じている時点t1〜t2間のレベル
ホールド回路3の出力波形は第5図aに示すよう
になる。
With the above configuration, if pulse noise is superimposed on the composite signal, the monostable multi 6 generates a pulse signal in response to this, closes the gate 2, cuts off the transmission of the input signal, and closes the switch circuit. Turn off 9. The composite signal is L.
Since it is delayed by P.F1, the time when the gate 2 is closed and the switch circuit 9 is turned off is before the pulse noise passes through the gate 2. As a result, the output waveform of the level hold circuit 3 between time points t1 and t2 when the gate 2 is closed becomes as shown in FIG. 5a.

このときも引算回路7の−入力端子にはパイキ
ヤン用信号が加わつているため、ゲート2が閉じ
ているときの、引算回路7の出力には、時点t1〜
t2間以外の時間では通常のパイロツト信号がキヤ
ンセルされた波形が得られ、時点t1〜t2の間はレ
ベルホールド回路3で保持された第5図aの時点
t1〜t2の間の信号と第5図bの時点t1〜t2の間の
パイキヤン信号の差の出力が得られて、第5図c
に示すように余分のパイキヤン用信号に対応する
ものが重畳するようになる。ところが、このとき
のスイツチ回路9のオフにより、パイキヤン用信
号がレベルホールド回路10を介して点Dに伝達
され、点Dには交流的にアースされていたスイツ
チ回路9がオンしていたときの交流的にアースさ
れていて直流分のみの直流レベルから始まる第5
図dに示すような時点t1〜t2の間にだけパイキヤ
ン用信号が重畳する波形が現われる。このため、
引算回路8においてこの点Dに現われる信号によ
つて上記引算回路7の出力に含まれる余分のパイ
キヤン用信号が打消され、引算回路8の出力に
は、第5図eに示すようなパイロツト信号がキヤ
ンセルされ、しかも音声信号の時点t1〜t2の間だ
けレベルホールド回路3でレベルホールドされた
出力が得られる。引算回路8の出力はパイロツト
信号を含まないため、パイロツト信号を必要とす
る回路のために、L.P.F1の出力からパイロツト
信号がバイパスされて、MPX復調回路のPLL回
路やパイロツト信号のキヤンセル信号生成回路等
に用いられる。
At this time as well, since the Pikeyan signal is added to the − input terminal of the subtraction circuit 7, the output of the subtraction circuit 7 when the gate 2 is closed is from time t 1 to
At times other than t2 , a waveform in which the normal pilot signal is canceled is obtained, and between time t1 and t2 , the waveform is held by the level hold circuit 3 as shown in FIG. 5a.
The output of the difference between the signal between t 1 and t 2 and the Paikian signal between time t 1 and t 2 of FIG.
As shown in the figure, the signal corresponding to the extra Paikyan signal is superimposed. However, due to the switch circuit 9 being turned off at this time, the signal for the piston is transmitted to point D via the level hold circuit 10, and the signal for switching to point D is transmitted to point D, which is the same as when the switch circuit 9, which was AC grounded, was turned on. The fifth level starts from the DC level of only the DC component, which is grounded in the AC manner.
A waveform in which the signal for Pikeyan is superimposed appears only between time points t 1 and t 2 as shown in FIG. d. For this reason,
In the subtraction circuit 8, the signal appearing at this point D cancels out the extra Pikeyan signal included in the output of the subtraction circuit 7, and the output of the subtraction circuit 8 has a signal as shown in FIG. 5e. The pilot signal is canceled, and an output whose level is held by the level hold circuit 3 is obtained only between the time points t1 and t2 of the audio signal. Since the output of the subtraction circuit 8 does not include a pilot signal, the pilot signal is bypassed from the output of LPF 1 for circuits that require a pilot signal, and is used in the PLL circuit of the MPX demodulation circuit and the pilot signal cancel signal generation circuit. Used for etc.

第5図eからも判るように、引算回路8の出力
波形は、パルス性ノイズと共にパイロツト信号を
キヤンセルしたものとなるため、途中で切られた
パイロツト信号が含まれることがない。すなわ
ち、第1図の装置においてパイロツト信号が途中
で切られていることによつて発生していたノイズ
が発生しなくなる。
As can be seen from FIG. 5e, the output waveform of the subtraction circuit 8 is the one obtained by canceling the pilot signal together with the pulse noise, so that the pilot signal that is cut off midway is not included. That is, the noise that occurs in the apparatus shown in FIG. 1 due to the pilot signal being cut off midway is no longer generated.

なお、一般にゲート及びスイツチ回路がオン・
オフするときスパイクノイズを生じることが知ら
れているが、本発明の場合、ゲート2で生じるス
パイクノイズとスイツチ回路9で生じるスパイク
ノイズが引算回路8で相殺されるようになるた
め、これらが出力に現われることがない。
Note that gate and switch circuits are generally on/off.
It is known that spike noise is generated when the switch is turned off, but in the case of the present invention, the spike noise generated in the gate 2 and the spike noise generated in the switch circuit 9 are canceled out in the subtraction circuit 8, so that these can be canceled out. It never appears in the output.

また、上記実施例では、ステレオコンポジツト
信号のサブキヤリア成分の説明を省いているが、
パルス性ノイズを除去すると共にパイロツト信号
をキヤンセルするという目的に沿う限り、その存
在は問題とならない。
Furthermore, in the above embodiment, explanation of the subcarrier component of the stereo composite signal is omitted; however,
Its existence does not matter as long as it serves the purpose of removing pulse noise and canceling the pilot signal.

本発明は上述したように、ゲートの遮断により
パルス性ノイズを除去した後、一対の演算回路
(引算又は加算回路)とスイツチ回路の協働によ
りパイロツト信号を除去しているため、出力には
途中で切られた形のパイロツト信号が現われるこ
とがなくなる。従つて、パイロツト信号が途中で
切られることによるMPX復調回路での波形歪の
発生とそれに伴うノイズの発生がなくなり、また
回路構成が簡単であることと相俟つて実用的に極
めて有効な効果を奏する。また、ゲート及びスイ
ツチ回路の生ずるスパイクノイズの除去も同時に
行つているため、性能面でも優れたものをもつて
いる。
As described above, in the present invention, after the pulse noise is removed by shutting off the gate, the pilot signal is removed by the cooperation of a pair of arithmetic circuits (subtraction or addition circuits) and a switch circuit. A pilot signal that is cut off in the middle no longer appears. Therefore, the generation of waveform distortion in the MPX demodulation circuit due to the pilot signal being cut off midway and the generation of noise associated with it are eliminated, and together with the simple circuit configuration, this has a very practical effect. play. Furthermore, since spike noise generated by gate and switch circuits is removed at the same time, it has excellent performance.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は従来の装置の一例を示すブロツク図、
第2図a及びb並びに第3図a及びbは第1図の
装置の動作を説明するための波形図、第4図は本
発明による装置の一実施例を示すブロツク図、第
5図a乃至eは第4図の装置の各点の波形を示す
波形図、第6図及び第7図は第4図の装置の一部
分の具体的回路をそれぞれ示す回路図である。 1……ローパスフイルタ(遅延手段)、2……
ゲート、3……(第1の)レベルホールド回路、
4……ハイパスフイルタ、5……AGC付ノイズ
アンプ、6……単安定マルチバイブレータ、7…
…(第1の)引算回路(演算回路)、8……(第
2の)引算回路(演算回路)、9……スイツチ回
路(スイツチ手段)、10……(第2の)レベル
ホールド回路。
FIG. 1 is a block diagram showing an example of a conventional device.
2a and b and 3a and b are waveform diagrams for explaining the operation of the device shown in FIG. 1, FIG. 4 is a block diagram showing an embodiment of the device according to the present invention, and FIG. 5a 6 to 7e are waveform diagrams showing waveforms at various points in the device shown in FIG. 4, and FIGS. 6 and 7 are circuit diagrams showing specific circuits of a part of the device shown in FIG. 4, respectively. 1...Low pass filter (delay means), 2...
Gate, 3... (first) level hold circuit,
4... High pass filter, 5... Noise amplifier with AGC, 6... Monostable multivibrator, 7...
...(first) subtraction circuit (arithmetic circuit), 8... (second) subtraction circuit (arithmetic circuit), 9... switch circuit (switch means), 10... (second) level hold circuit.

Claims (1)

【特許請求の範囲】[Claims] 1 入力信号を遅延するため遅延手段と、この遅
延手段の出力信号を遮断するゲートと、このゲー
トの遮断中その遮断直前の出力レベルを保持する
第1のレベル保持回路と、前記入力信号中のノイ
ズを検出して前記ゲートを駆動するための一定幅
のパルス信号を発生するノイズ検出部と、前記第
1のレベルホールド回路の出力信号及びこの出力
信号中のパイロツト信号をキヤンセルするための
パイロツトキヤンセル用信号が互に逆相の入力端
子にそれぞれ入力される第1の引算回路と、この
引算回路の出力信号が入力される第2の引算回路
と、この第1の引算回路出力信号が入力される端
子と逆相の入力端子とアース間に交流的に接続さ
れ、通常オンしていて前記ノイズ検出部からのパ
ルス信号に応じてオフするスイツチ手段と、この
スイツチ手段のオフしている間、前記パイロツト
キヤンセル用信号を前記第2の引算回路の逆相入
力端子に伝達する第2のレベルホールド回路とを
備えることを特徴とするパルス性ノイズ抑圧装
置。
1. A delay means for delaying an input signal, a gate for cutting off the output signal of the delay means, a first level holding circuit for holding the output level immediately before the cutting while the gate is cut off, and a noise detection section that detects noise and generates a pulse signal of a constant width for driving the gate; and a pilot canceler that cancels the output signal of the first level hold circuit and the pilot signal in this output signal. a first subtraction circuit to which the signals for use are input to input terminals having mutually opposite phases, a second subtraction circuit to which the output signals of this subtraction circuit are input, and an output of this first subtraction circuit. A switch means is connected in an alternating current manner between an input terminal having a phase opposite to that of a terminal into which a signal is input, and earth, and is normally turned on and turned off in response to a pulse signal from the noise detection section, and a switch means for turning off the switch means. a second level hold circuit that transmits the pilot cancel signal to a negative phase input terminal of the second subtraction circuit during the period of time.
JP19171781A 1981-12-01 1981-12-01 Suppressing device of impulsive noise Granted JPS5894250A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19171781A JPS5894250A (en) 1981-12-01 1981-12-01 Suppressing device of impulsive noise

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19171781A JPS5894250A (en) 1981-12-01 1981-12-01 Suppressing device of impulsive noise

Publications (2)

Publication Number Publication Date
JPS5894250A JPS5894250A (en) 1983-06-04
JPS634975B2 true JPS634975B2 (en) 1988-02-01

Family

ID=16279302

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19171781A Granted JPS5894250A (en) 1981-12-01 1981-12-01 Suppressing device of impulsive noise

Country Status (1)

Country Link
JP (1) JPS5894250A (en)

Also Published As

Publication number Publication date
JPS5894250A (en) 1983-06-04

Similar Documents

Publication Publication Date Title
EP0056464B1 (en) Pulsive noise removing apparatus
GB2029177A (en) Stereophonic recetver noise eliminatng device
JPS6217910B2 (en)
JPH0354492B2 (en)
JPS6312409B2 (en)
JPS634974B2 (en)
JP3213495B2 (en) Noise removal circuit
JP2845782B2 (en) Pilot signal removal circuit
JPS5894250A (en) Suppressing device of impulsive noise
JPS597793Y2 (en) FM receiver
JPS6031329A (en) Multi-path distortion reduction circuit
JPS5924208Y2 (en) Interfering signal detection circuit in FM stereo receiver
JPS5840674Y2 (en) FM receiving circuit
JPH0336119Y2 (en)
JPH0413857Y2 (en)
JPS6238367Y2 (en)
JP2768682B2 (en) FM stereo receiver
JPS6318188Y2 (en)
JPS6246348Y2 (en)
JPH0418269Y2 (en)
JPS617732A (en) Stereo signal demodulating circuit
JPS648497B2 (en)
JPS6212700B2 (en)
JPH0339964Y2 (en)
JP2794570B2 (en) Television audio multiplex signal demodulator