JPS6350859B2 - - Google Patents

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、半導体微細化加工に供す半導体装置
に関するものである。 〔発明の技術的背景〕 ところで最近の半導体集積回路装置において
は、その集積度がかなり向上し、１チツプ当り数
千素子以上組み込める大規模集積回路装置
（Large Scale Integrated Circuit；以下LSIと略
す。）を提供できるに至つている。 一般にそれらLSIを設計するに当たつては、配
線のチエツクを容易にするため、またマスクパタ
ーン設計を電子計算機の自動設計（Computer
Aided Design；以下CADと略す。）によるため
そしてまた電算機処理時間を考慮するためビルデ
イングブロツク方式（以下Ｂ・Ｂ方式と略す。）
が採用される。 Ｂ・Ｂ方式とは、１チツプ内に数十ないし数百
種類の論理機能をもつブロツク（ユニツトセル）
を横（又は縦）方向に多数個連接配置した論理機
能ブロツク段を縦（又は横）方向に所定間隔を隔
てて数段に配列し、各ブロツク段間で各ブロツク
の入出力端子を相互配線接続するものである。 それら周知LSIの態様を第１図の半導体集積回
路装置平面図と、第２図のその要部論理解釈図を
用いて説明すれば、次の如きとなる。 すなわち半導体基体１に例えば3NOR回路を備
えるブロツク２、2NAND回路を備えるブロツク
３、3NAND回路を備えるブロツク４、フリツプ
フロツプ回路を備えるブロツク５、その他種々の
論理機能を備えるブロツク６，７，８，９を用意
し、ブロツク４，６，２，７並びにブロツク３，
８，５，９をそれぞれ横方向に連接配置して論理
機能ブロツク段１０，１１を設け、更にこの論理
機能ブロツク段１０，１１を縦方向に所定間隔を
隔てて設置し、ブロツク段１０と１１との間にお
いてそれぞれのブロツクを接続して所望の機能を
持つ回路システムを得るものである。 例えば第２図に示す回路構成の如きのシステム
を形成するならば、3NOR回路２を備えるブロツ
ク２の入力端子２ａに、2NAND回路３を備える
ブロツク３の出力端子３ｃを接続し、入力端子２
ｂには3NAND回路４・を備えるブロツク４の出力
端子４ｄを入力する。そして入力端子２ｃにはフ
リツプフロツプ回路５・を備えるブロツク５の出力
５ｂを接続することにより得られる。 それらブロツクの入出力端子の相互接続は、集
積化を考慮して横方向すなわちＸ方向配線群２０
をアルミニウム配線により行い、縦方向すなわち
Ｙ方向配線群２１を多結晶シリコン配線により行
う２層配線構造とした。そしてそれらＸ方向のア
ルミニウム配線、Ｙ方向の多結晶シリコン配線
は、その配線抵抗を極力小さく、且つその配線パ
ターンをできるだけ簡略化して形成する。 このように、あらかじめ各ブロツクを用意して
おいてそれら各ブロツクの配線を行う事は、素子
数の増加や、装置の微細化をかなり考慮できる高
密度LSIの提供を可能にした。 〔背景技術の問題点〕 しかしながら、それらLSIを更に微細化するに
当つては以下のような問題点を提出した。 すなわち、それらＸ方向の配線群を形成するに
当たつては、同一配線群の各配線は同一平面上に
設けられること、またその配線電気抵抗や、信号
伝播遅延時間を考慮する必要があるのでそれら配
線寸法に限界が生じた。 すなわち、その態様拡大図を第３図に示したよ
うに、Ｘ方向配線群２０のアルミニウム配線は、
アルミ切れを防止する意味で、最小８ミクロンの
幅を必要とした。 またアルミニウム配線相互間の寸法Ｂもそれら
各配線間の短絡を防止する意味で最低８ミクロン
の値を必要とした。 そしてまた、Ｙ方向配線群２１の多結晶シリコ
ン配線とのコンタクト部分１２において、だコン
タクトマスクズレを考慮して、そのアルミ配線の
幅Ｅを片側ｃの寸法として、４ミクロン必要とし
た。 よつて、それらコンタクト部分１２を有する配
線部分においては、その配線相互間の寸法Ｄは、
Ｂ＋Ｃの値となり、12ミクロンとなつてしまつ
た。 よつて、これら限界値寸法により形成した周知
LSIの配線部は、ブロツク部との面積比で考える
と、その比を通常３：２〜５：２としてしまつ
た。この値から理解できるように、高密度化を考
慮したＢ・Ｂ方式によるLSIにおいては、その配
線部の占める面積が半分以上となるので、配線部
におけるマスクパターンの配置をかなり綿密に考
慮する必要があつた。 〔発明の目的〕 本発明は上記問題点を鑑みた半導体装置に関す
るものであり、その目的とするところは、半導体
装置の配線占有面積をかなり縮小化できる半導体
装置を提供するものである。 またその第２の目的とするところは、配線マス
クパターンの設計をCADにより単時間処理でき
る半導体装置を提供するものである。 〔発明の概要〕 本発明によれば、種々の論理機能を備える複数
のブロツクを半導体基体内に横（又は縦）方向に
連接配置するとともに縦（又は横）方向に所定間
隔を隔てて配設された多数の論理機能ブロツク段
と、各ブロツク段間で各ブロツクの入出力端子を
相互接続する縦・横の配線群とからなり、該縦又
は横の配線群の少くとも一方を、第１の配線層と
第２の配線層とで構成し、他方を第３の配線層で
構成し、且つ前記第１、第２、第３の配線をいず
れも異なる平面上に形成したことを特徴とする半
導体装置を提供するものである。 〔発明の実施例〕 次に上記本発明の目的をよりよく理解するため
に第４図、第５図を参照しながら本発明の一実施
例を説明する。 第４図は本発明に係わる半導体集積回路装置の
平面図を示すものである。尚、第４図に示す装置
は第１図に示したブロツク配置を本発明配線方式
により形成したもので、各部同一名称のものにつ
いては、同符号を附した。 第４図においては、半導体基体１は種々の論理
機能を持つ複数の論理ブロツク２〜９を備える。
それら論理ブロツク４，６，２，７又は３，８，
５，９はそれぞれ横方向すなわちＸ方向に連接配
置され論理機能ブロツク段１０，１１を構成し、
更にそのブロツク段１０と１１とは縦方向すなわ
ちＹ方向に所定間隔を隔てて多数段に配列され
る。ここではＸ方向に２列配列とした。 この装置に組み込まれるブロツクの種類と個数
は、その得ようとする装置のシステム機能によつ
て選ばれ、例えば電子式卓上計算機用LSIにおい
て、フリツプフロツプ回路は、RST―Ｆ・Ｆを
そのセツト数、リセツト数の違いにより種類を分
けると、約数10種となり、NAND回路、AND回
路、NOR回路、OR回路等の各種ゲート回路も、
そのゲート数を違えると、それぞれ約数10種とな
る。またレジスタ、全加減算回路、バツフア回路
等もそれぞれブロツク化して、数種類形成する。
尚ゲート回路については、NAND／NOR回路等
の複合ゲート回路も形成する。これらブロツク数
は、総合すると、約数十〜数百種類となる。 第４図に示す例においては、3NOR回路をブロ
ツク２に形成し、2NAND回路をブロツク３に形
成する。また3NAND回路をブロツク４に、フリ
ツプフロツプ回路をブロツク５に形成する。そし
て、それぞれ3NOR回路ブロツク２の入力端子２
ａには2NAND回路ブロツク３の出力端子３ｃを
接続し、入力端子２ｂには3NAND回路ブロツク
４の出力端子４ｄを接続する。入力端子２ｃに
は、フリツプフロツプ回路ブロツク５の出力端子
５ｂを接続したものである。そしてブロツク４の
入力端子４ａ，４ｂ，４ｃブロツク３の入力端子
３ａ，３ｂブロツク５の入力端子５ａにそれぞ
れ、任意の入力信号を印加して、それぞれのブロ
ツクの出力端子３ｃ，４ｄ，５ｂの出力をブロツ
ク２の入力端子２ａ，２ｂ，２ｃで受けて、その
3NOR回路の出力端子２ｄに出力するように成し
たものである。 この時、各ブロツクの入出力端子の相互配線接
続は、ブロツク段１０と１１との間の領域におい
て、各ブロツクの入出力端子に接続される縦方向
すなわちＹ方向の配線群２１と、それら配線群２
１相互間を接続する横方向すなわちＸ方向の配線
群２０とにより行われる。そしてＹ方向の配線群
２１は多結晶シリコン配線層の１層（第３の配線
層）により形成し、Ｘ方向の配線群２０は或る平
面上に配置する第１の配線層２０ａとこれと異な
る平面上に配置する第２の配線層２０ｂとの２層
構造とし、ここでは例えば第１の配線層２０ａと
しては半導体基体上に形成するアルミニウム層を
用い、一方第２の配線層２０ｂとしては半導体免
体内に選択拡散により形成する拡散層を用いる。 各ブロツク２〜９の入出力端子間の相互配線接
続に当つては、Ｘ方向配線群２０のアルミニウム
の第１の配線層２０ａと拡散の第２配線層２０ｂ
とを所定関係に配置し、所定のＹ方向配線群２１
と接続してなる。例えば、Ｙ方向配線群２１のう
ち、例えばブロツク２の入力端子２ｂに接続する
配線２１ｂとブロツク４の出力端子４ｄに接続さ
れる配線２１ｄとは横方向配線群２０のうちアル
ミニウム第１配線層２０ａによりコンタクト部分
１２を介して相互接続し、Ｙ方向配線群２１のう
ち、ブロツク２の入力端子２ａに接続する配線２
１ａとブロツク３の出力端子３ｃに接続する配線
２１ｃとは、横方向配線群２０のうち拡散の第２
配線層２０ｂによりコンタクト部１４を介して相
互接続する。それぞれ、Ｘ方向配線群２０とＹ方
向配線群２１とは、相互配線キヤパシタンスを最
大限考慮して形成される。 配線部の占める面積の最小化を考慮した最良配
線配置は、Ｘ方向配線群２０におけるアルミニウ
ムの第１配線層２０ａと拡散の第２配線層２０ｂ
とを互い違いに、且つ重ならない程度に互いに接
近させて形成することである。 すなわち、第５図の本発明配線要部図に示す如
くに、多結晶シリコンからなるＹ方向配線２１と
Ｘ方向配線群２０におけるアルミニウムの第１配
線層２０ａとは、その配線キヤパシタを十分に考
慮した寸法にて形成し、その配線相互間も、それ
ら配線の短絡を防止できる最小寸法にて形成す
る。そして、Ｘ方向配線群２０のうち拡散の第２
配線層２０ａ相互間に配置する。この拡散の第２
配線層２０ｂは、アルミニウムの第１配線層２０
ａとの相互キヤパシタンスを最大限に考慮する意
味で、アルミニウム配線とは重ならない程度に互
いに接近させて、基板内に拡散により段違いに形
成したものである。 そうすることにより、相互配線キヤパシタンス
を考慮した上で、例えば今まで10本のアルミニウ
ム配線のみで行つていた横方向配線の半分を拡散
の配線層に変換でき、またその拡散の第２配線層
は、それらアルミニウムの配線層と異なる平面上
に配置でき、しかもそのアルミニウムの配線間に
それと接近させて形成することができ、よつて配
線占有面積を約半分減小できたものである。 以上本発明の一実施例を装置平面図をもつて説
明した。次にこの製造プロセスを第６図Ａ〜Ｆに
示す製造プロセス図をもつて説明する。 尚、これら配線部は、ブロツク部に形成せられ
る各半導体素子の形成プロセスに併用しても形成
できるものである。 第６図Ａ〜Ｆに示す製造プロセスにおいて、ま
ずＮ型半導体基体３１に選択拡散配線領域３２，
３３を形成する。領域３２と領域３３の間隔はそ
の間隔中に後のプロセスで形成せられるアルミニ
ウム配線を十分設置できる間隔（例えば、少なく
とも８ミクロン以上。）であることが望ましい。
次にフイールド酸化膜３４を装置全体に形成し、
後で形成する多結晶シリコン配線４０ａと、拡散
配線領域３３とのコンタクトを取る部分３５と、
後のプロセスにて拡散配線領域４１を形成する部
分３６を、選択エツチングにより除去する。次に
Ｂ図に示すごとくフイールド酸化膜３４よりその
厚さを小とする熱酸化膜３７をその開口部３５，
３６に形成する。次にＣ図に示す如く、拡散配線
領域３３とのコンタクト部分３８と開口部３９を
酸化膜３７をエツチング除去して形成する。この
時、その開口部３８，３９はその酸化膜の厚さが
薄いので精密に穴開けを行う事ができ、開口部３
９においては、酸化膜３９ａが残る。次にそれら
装置全面に多結晶シリコン層を被着し、多結晶シ
リコン配線４０ａ，４０ｂを形成する。この時、
多結晶シリコン配線４０ｂにおいては、その端部
を薄い酸化膜３９ａの端部より微小寸法の間隔を
あける。（図示しない。）次に多結晶シリコン配線
以外の薄い酸化膜３９ａを除去する。（図示しな
い。）次に装置を不純物酸化雰囲気中に載置する
ことにより、Ｄ図に示す如く、多結晶シリコン配
線４０ａ，４０ｂに導電性を持たせると共に、ま
た拡散配線領域４１を形成する。この時拡散配線
領域４１は配線４０ｂと、領域４１のコンタクト
を同時に行うことから不純物拡散深さを４１ａを
浅くしてしまうが、電気的な問題はない。 ただ、領域４１を形成するに当たつて、多結晶
シリコン配線４０ｂの先端に酸化膜を残すと、浅
い領域４１ａと、領域４１ｂの間にピンチ・オフ
領域を作つてしまうので、前記した多結晶シリコ
ン配線４０ｂの形成に当たつて、その先端を、薄
い酸化膜３９ａの先端より隔すことはそれなりの
効果がある。 次にＥ図の如く、装置全面に絶縁膜４２を形成
する。そして次にＦ図に示す如く、多結晶シリコ
ン層４０ａにアルミニウム配線を接続する点にコ
ンタクト用の穴を設けて、アルミニウム配線４３
を形成して装置の配線は完成する。 以上の一実施例は、Ｙ方向配線群２１を多結晶
シリコン配線（第３の配線層）により行い、Ｘ方
向配線群２０における第１配線層２０ａとしてア
ルミニウム配線を用い第２配線層２０ｂとして拡
散配線を用いたものであるが、第７図に示すごと
きに、Ｙ方向配線群２１をアルミニウム配線（第
３の配線層）により行い、Ｘ方向配線群２０にお
ける第１配線層２０ａを多結晶シリコン配線で行
い、第２配線層２０ｂを拡散配線により行つて
も、その製造プロセス数、配線方式の効果は全く
変わらない。 尚、第７図の他の実施例によつた場合、コンタ
クト１８は、Ｙ方向配線群２１のアルミニウム配
線とＸ方向配線群２０における拡散の第２配線層
２０ｂのコンタクトとなり、コンタクト１２はア
ルミニウム配線１５とＸ方向配線群２０における
多結晶シリコンの第１配線層２０ａとのコンタク
トとなる。又、更に他の実施例として（図示しな
い）Ｙ方向配線群２１を拡散層（第３配線層）に
て形成し、Ｘ方向配線群２０の第１配線層２０ａ
をアルミニウム配線、第２配線層２０ｂを多結晶
シリコン配線によることもできる。 〔発明の効果〕 以上本発明によれば、配線部の面積縮小化を実
現できた半導体装置を提供できたものである。そ
して、その特徴とするところは、Ｂ・Ｂ方式によ
る配線部において、特にそのＸ方向配線群を第１
の配線層と第２の配線層とで構成し、Ｙ方向配線
群を第３の配線層で構成し、これら第１、第２、
第３の配線層をそれぞれ異なる平面上に配置し、
しかも第１の配線層を必要最小限寸法及び間隔に
て形成し且つその第１配線層間に第２の配線層を
その第１の配線層と重ならない程度に接近させて
配置できるため、その配線部の面積を約半分とす
ることができたものである。 例えばそれは第８図Ａに示すごときのチツプ角
3.2mm×3.2mmの大きさのLSIペレツトを、本発明
配線方式によれば、Ｂ図に示すごとくに、チツプ
角を3.2mm×2.4mmとすることができたものであ
る。これは面積的にみても、従来1.0.24mm²とした
ものを7.68mm²の面積にできたものであり、25パー
セントもの縮限ができたものである。この縮限値
は装置の歩留まり向上やコスト低減化に大きな貢
献を果たすものである。 又、例えばＸ方向配線群が第１と第２の配線層
の２層構造になつてもその配線設計時間は従来配
線設計時間と変わらない。なぜかなれば、それは
第９図に示すように、Ｑ点と点Ｒ間を配線するに
あたつてその配線方向をＸ軸方向と、Ｙ軸方向の
筆跡のみとし、Ｙ軸方向配線群を例えば多結晶シ
リコン配線層にて形成し、Ｘ軸方向配線群のうち
奇数レベルQ〓を例えば、アルミニウムの第１配線
層で形成し、偶数レベルR〓を拡散の第２配線層で
形成するように成したものである。 この場合、Ｙ方向配線群の各ピツチは、約半分
とする２層配線とすることができた。 このように本発明によつた場合でも、配線パタ
ーンは従来と同じに１括筆記されるので設計自由
度は同じである。また同じ設計自由度でありなが
ら配線面積を半分に縮小化できたものである。 よつて１時間当り数10万円の維持費を要する電
算機の処理時間を従来の配線方式と同じ時間で処
理できたものである。 以上本発明によれば半導体微細化加工に供され
る半導体装置を提供できた。 尚、本発明はここに特定の実施例を開示したが
請求範囲において同じ分野の人々によつて考えう
る種々の修正や、変更を加え得ることは勿論であ
る。

【図面の簡単な説明】

第１図はＢ・Ｂ方式による２層配線構造の従来
半導体装置の平面図、第２図はＢ・Ｂ方式による
半導体装置の論理システムの１部解釈図、第３図
は第１図に示す半導体装置の配線部拡大図、第４
図は本発明半導体装置の実施例を示す平面図、第
５図は第４図に示す半導体装置の配線部要部拡大
図、第６図は本発明半導体装置を実際の装置とし
て形成する場合のプロセス図、第７図は本発明半
導体装置の他の実施例を示す平面図、第８図Ａは
従来の半導体装置の大きさを表わす平面図、Ｂは
本発明に係わる半導体装置の大きさを表わす平面
図、第９図は本発明の半導体装置の配線部を自動
設計により設計した配線パターン図である。 １…半導体基体、２〜９…ブロツク、１０，１
１…論理機能ブロツク段、２０…横方向（Ｘ方
向）配線群、２０ａ…第１の配線層、２０ｂ…第
２の配線層、２１…縦方向（Ｙ方向）配線群。

Claims (1)

【特許請求の範囲】
1. １ 各種論理機能ブロツクを半導体基体内に横
   （又は縦）方向に連接配置するとともに縦（又は
   横）方向に所定間隔を隔てて配置された多数の論
   理機能ブロツク段と、各ブロツク段間で各ブロツ
   クの入出力端子を相互接続する縦及び横の配線群
   とを有し、前記縦及び横の配線群の一方が、第１
   の配線層と第２の配線層を有し、他方が、第３の
   配線層を有し、前記第１の配線層及び前記第２の
   配線層の少なくとも一方が前記第３の配線層と異
   なる平面上に形成されてなる半導体装置。