JPS6351378B2 - - Google Patents

Info

Publication number
JPS6351378B2
JPS6351378B2 JP55134224A JP13422480A JPS6351378B2 JP S6351378 B2 JPS6351378 B2 JP S6351378B2 JP 55134224 A JP55134224 A JP 55134224A JP 13422480 A JP13422480 A JP 13422480A JP S6351378 B2 JPS6351378 B2 JP S6351378B2
Authority
JP
Japan
Prior art keywords
substrate
semiconductor substrate
semiconductor
holding
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP55134224A
Other languages
English (en)
Other versions
JPS5759349A (en
Inventor
Haruo Mori
Yasuo Oono
Yutaka Oota
Hiroshi Tanabe
Kotaro Kato
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
NTT Inc
Original Assignee
Nippon Telegraph and Telephone Corp
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp, Oki Electric Industry Co Ltd filed Critical Nippon Telegraph and Telephone Corp
Priority to JP55134224A priority Critical patent/JPS5759349A/ja
Priority to US06/302,351 priority patent/US4530001A/en
Publication of JPS5759349A publication Critical patent/JPS5759349A/ja
Publication of JPS6351378B2 publication Critical patent/JPS6351378B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/68—Organic materials, e.g. photoresists
    • H10P14/683—Organic materials, e.g. photoresists carbon-based polymeric organic materials, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/201—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates the substrates comprising an insulating layer on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/65—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials
    • H10P14/6502—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed before formation of the materials
    • H10P14/6506—Formation of intermediate materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
    • H10P14/6921—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon
    • H10P14/6922—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material containing Si, O and at least one of H, N, C, F or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01—Manufacture or treatment
    • H10W10/021—Manufacture or treatment of air gaps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/20—Air gaps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/69—Insulating materials thereof
    • H10W70/695—Organic materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H10W72/07331—Connecting techniques
    • H10W72/07337—Connecting techniques using a polymer adhesive, e.g. an adhesive based on silicone or epoxy
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/351—Materials of die-attach connectors
    • H10W72/353—Materials of die-attach connectors not comprising solid metals or solid metalloids, e.g. ceramics
    • H10W72/354—Materials of die-attach connectors not comprising solid metals or solid metalloids, e.g. ceramics comprising polymers

Landscapes

  • Element Separation (AREA)
  • Formation Of Insulating Films (AREA)

Description

【発明の詳細な説明】 この発明は、半導体集積回路を構成する高耐圧
半導体素子間の耐圧を向上させる半導体装置の製
造方法に関するものである。
従来、単結晶シリコン基板上に形成された複数
の高耐圧半導体素子において、これらの素子間耐
圧を数百ボルト以上にするため、第１図に示すよ
うな誘電体分離技術が利用されていた。
第１図に示す半導体装置の断面図において、酸
化膜あるいは窒化膜２は、半導体素子領域４ａ，
４ｂを含む単結晶シリコンからなる島領域１を形
成し、この島領域１は多結晶シリコンからなる支
持基板３で保持されている。第１図において、素
子間耐圧は支持基板３で得られる。
しかし、この誘電体分離法は、分離基板を製造
する工程が非常に複雑である欠点を有している。
また、島領域１内に半導体素子領域４ａ，４ｂ
を拡散工程により形成する場合、島領域１と支持
基板３の熱膨張係数の差により支持基板３が変形
し、その後のウエハ処理工程におけるホトリソ工
程でのマスク合せが精度よく行われない。
さらに、支持基板３の変形による基板内部の結
晶ひずみが、各半導体素子内の接合部間耐圧およ
び他の動作特性を低下させて、半導体装置の歩留
り悪化を招く欠点を有していた。
この発明の目的は、上記欠点を除去した高電圧
動作用の半導体装置の製造方法を提供するもので
ある。
この発明における製造方法の一例は、あらかじ
め高耐圧半導体素子が形成された単結晶シリコン
基板をBT（ビスマレイミド−トリアジン）樹脂
絶縁保持板に接着した後、このBT樹脂絶縁保持
板に到達する分離溝をシリコン基板に形成して半
導体素子間を分離することを特徴としている。
以下この発明の半導体装置の製造方法について
図面に基づいて詳細に説明する。第２図ないし第
４図はこの製造方法の一実施例である。
第２図において、単結晶シリコン基板１１の選
択された表面に、公知の拡散技術などを利用して
プレーナ型構造を有する半導体素子領域１２ａ，
１２ｂを形成する。この工程で、もし単結晶シリ
コン基板１１の厚みが0.5mm以上になる場合は、
放熱の問題およびウエハ工程時における取扱いの
問題が生じるので、シリコン基板の厚みを0.3mm
程度にするのが適当であつた。
次に、第３図のように、シリコン基板１１と
BT樹脂からなる保持基板１４をシリコンレジン
系またはエポキシ系またはガラス系の絶縁性接着
剤１３により接着して固定する。保持基板１４を
構成するBT樹脂は、トリアジン樹脂とビスマレ
イミドを基本成分とするものであり、400℃の耐
熱性を有している。したがつて、前記接着時の接
着剤硬化促進のための、またはガラス粒子再溶融
のための加熱は、400℃以下の温度で行われるこ
とはいうまでもない。この400℃以下の温度は、
後述する他の例における熱圧着においても同様で
ある。BT樹脂をガラス補強材に含浸させて板状
にした保持基板を使用すると、この熱膨張係数は
０〜200℃の範囲では約10×10-6／℃であり、シ
リコンの熱膨張係数3.5×10-6／℃に近い値を有
しているため、第３図に示すようなサンドイツチ
構造でのシリコン基板１１のそりを極めて小さく
抑えることができる。
次に、第４図のように、半導体素子領域１２ａ
と１２ｂ間のシリコン基板１１に、ダイシングソ
ーあるいはレーザスクライバなどを用いて接着剤
１３の位置までカツテイング溝１５を形成する。
この溝１５を保持基板１４の一部まで切り込んで
もよいが、シリコン基板１１を支持するだけの強
度を保持基板１４に残す必要がある。半導体素子
領域１２ａと１２ｂ間の電気的な分離は、絶縁性
の保持基板１４とカツテイング溝１５により得ら
れる。
第４図の工程で得られた半導体素子間の相互配
線を形成してパツケージに搭載する場合の一例を
第５図に示している。
パツケージ基板１７の表面に形成された配線１
８ａ，１８ｂは、それぞれバンプ電極１６ａ，１
６ｂにより半導体素子領域１２ａ，１２ｂに接続
される。このフエイスダウンボンデイング法にお
いて、カツテイング溝１５を横切る配線構造は、
パツケージ基板１７上の配線１８ａ，１８ｂを利
用している。
半導体素子領域１２ａ，１２ｂの半導体素子に
耐圧500VのPNPN素子を使用して第５図の構成
で試作した場合、製造時の歩留りが誘電体分離法
を採用した場合の歩留り40％から90％と大幅に向
上した。
第６図、第７図はこの発明の第２の実施例であ
り、シリコン基板の同一表面で高耐圧半導体素子
間の相互配線を可能とするものである。第４図に
示した工程後、第６図のようにカツテイング溝１
５内に、BT樹脂またはポリイミド樹脂または低
融点ガラスなどのシリコン基板１１と密着性のよ
い絶縁物１９を埋め込み基板表面と同一表面に形
成する。次に、第７図のように、絶縁物１９の平
面を介して半導体素子領域１２ａ，１２ｂを電気
的に接続するアルミ配線層２０ａおよび他の半導
体素子領域へ接続されるアルミ配線層２０ｂを同
時に形成する。
第７図の構成では、通常の集積回路装置と同様
にシリコン基板の同一平面上に配線層を形成する
ことができるので、高耐圧半導体素子の高集積密
度化が容易となる。
第８図はこの発明による第３の実施例である。
この第３の実施例では、半導体素子領域１２ａ，
１２ｂを形成した単結晶シリコン基板１１とBT
樹脂からなる保持基板１４を接着剤１３ではり合
わせた際、更に保持基板１４の裏面に第２の単結
晶シリコン基板２１を接着剤１３ではり合わせて
サンドイツチ構造を形成する。その後、単結晶シ
リコン基板１１に分離のための溝１５を形成す
る。
この第３の実施例では、熱膨張係数が全く同じ
シリコン基板１１，１２でBT樹脂を間に挟み込
んではり合わせ基板ができるため、チツプ切断時
およびチツプボンデイング時の機械的ストレスお
よび加熱によるストレスの印加によるチツプのそ
り、あるいはこのそりに起因するシリコン層と
BT樹脂保持基板１４の剥離を防止することがで
きる。
第１、第２、第３の実施例において、保持基板
１４とシリコン基板１１を接着剤１３ではり合せ
たが、保持基板１４に半硬化仕上のBT樹脂板
（プリプレーク板）を用いると、熱圧着工程でサ
ンドイツチ構造を形成することが可能となり、専
用の接着剤が不必要となる。
以上説明したように、この発明の半導体装置の
製造方法によれば、保持基板（絶縁物）と溝（空
間）により高耐圧な素子間分離を実現でき、さら
に誘電体分離法に比べて高集積化および歩留りの
向上が可能となる。この発明は、数百ボルト以上
の電圧をスイツチングする回路で使用される
PNPN素子の製造に利用して極めて有効である。
また、この発明によれば、半導体基板の保持は該
基板の裏面で行われ、その結果として半導体基板
の表面は露出した状態に保てるから、電極の取り
出しは電極導出板を介さず直接半導体基板の表面
から取り出せるようになり、配線抵抗が増加する
ことはない。また、半導体基板の保持基板との接
着面が素子形成を行つた面とは反対側の面である
と、半導体基板に反りがある場合でも、素子形成
層を保護した状態で接着でき、電極および接合部
分へ機械的歪を与えることはない。さらに、製造
された装置はチツプに分割後、パツケージ基板に
対してフエースダウンボンデイングでマウント可
能であるが、チツプの場合は、製造途中のウエハ
段階でフエースダウンボンデイング的に結合する
場合と違つて、半導体基板（ウエハ）の反りを補
正するための高圧力を必要とせず、素子特性を劣
化させることもない。さらに、この発明の方法に
よれば、予め素子形成を行つた半導体基板と保持
基板とを400℃以下の低温で熱圧着または接着剤
で結合させるようにしたので、半導体基板の結晶
性を良好に維持でき、そこに形成される素子の耐
圧を高く保持することができる。また、この発明
の方法によれば、溝形成を最後に行つているか
ら、該溝が、それ以前の素子形成工程に悪影響を
与えることがなく、高精度の素子形成が可能とな
る。さらに、この発明の方法によれば、ガラス補
強材に含浸させたビスマレイミド−トリアジン樹
脂（BT樹脂）を保持基板として用いることによ
り、半導体基板と保持基板との熱膨張係数の違い
を低く押え、半導体基板と保持基板との良好な接
着が可能になるとともに、ガラス補強材により
BT樹脂層厚みを一定に保つことができ、400V以
上の安定した高耐圧特性を確保できる。さらに、
半硬化状のBT樹脂を用いることにより、半導体
基板と保持基板との接着を特に接着剤を用いるこ
となく熱圧着にて容易に実現できる。加えて、半
導体基板と保持基板を接着させる際には、半硬化
状のBT樹脂がクツシヨンの役目を果たし、半導
体基板に歪を与えることなく素子特性を劣化させ
ることがない。さらに、保持基板の裏面に、表側
の半導体基板と同一の基板をはり合わせるように
すれば、熱膨張係数が全く同じ基板でBT樹脂を
間に挟み込んではり合わせ基板ができるため、チ
ツプ切断時およびチツプボンデイング時の機械的
ストレスおよび加熱によるストレスの印加による
チツプのそり、あるいはこのそりに起因するシリ
コン層とBT樹脂保持基板の剥離を防止すること
ができる。
【図面の簡単な説明】
第１図は従来の誘電体分離法により作成された
半導体装置の断面図、第２図ないし第４図はそれ
ぞれこの発明の半導体装置の製造方法の一実施例
の製造工程説明図、第５図は前記一実施例により
得られた半導体装置をパツケージに搭載した場合
の一例を示す断面図、第６図および第７図はそれ
ぞれこの発明の半導体装置の製造方法の第２の実
施例の製造工程説明図、第８図はこの発明の半導
体装置の製造方法の第３の実施例の製造工程説明
図である。 １１……単結晶シリコン基板、１２ａ，１２ｂ
……半導体素子領域、１３……接着剤、１４……
保持基板、１５……カツテイング溝、１６ａ，１
６ｂ……バンプ電極、１７……パツケージ基板、
１９……絶縁物、２０ａ，２０ｂ……アルミ配線
層、２１……第２の単結晶シリコン基板。

Claims (1)

  1. 【特許請求の範囲】 １ 表面に複数の能動素子領域を形成した半導体
    基板を準備する工程と、前記半導体基板の裏面
    に、ガラス補強材に含浸させて板状にしたビスマ
    レイミド−トリアジン樹脂の保持基板を400℃以
    下の温度で接着剤により結合させる工程と、前記
    複数の能動素子領域のそれぞれを絶縁するため前
    記半導体基板の表面から、前記保持基板に到達す
    る分離溝を形成する工程とを含む半導体装置の製
    造方法。 ２ 表面に複数の能動素子領域を形成した半導体
    基板を準備する工程と、前記半導体基板の裏面
    に、ガラス補強材に含浸させて板状にしたビスマ
    レイミド−トリアジン樹脂の保持基板を400℃以
    下の温度で接着剤により結合させ、さらにその際
    保持基板の裏面に前記半導体基板と同一材質の基
    板を接着剤により結合させる工程と、前記複数の
    能動素子領域のそれぞれを絶縁するため前記半導
    体基板の表面から、前記保持基板に到達する分離
    溝を形成する工程とを含む半導体装置の製造方
    法。 ３ 表面に複数の能動素子領域を形成した半導体
    基板を準備する工程と、前記半導体基板の裏面
    に、ガラス補強材に含浸させて板状にした半硬化
    状のビスマレイミド−トリアジン樹脂の保持基板
    を400℃以下の温度で熱圧着により結合させる工
    程と、前記複数の能動素子領域のそれぞれを絶縁
    するため前記半導体基板の表面から、前記保持基
    板に到達する分離溝を形成する工程とを含む半導
    体装置の製造方法。 ４ 表面に複数の能動素子領域を形成した半導体
    基板を準備する工程と、前記半導体基板の裏面
    に、ガラス補強材に含浸させて板状にした半硬化
    状のビスマレイミド−トリアジン樹脂の保持基板
    を400℃以下の温度で熱圧着により結合させ、さ
    らにその際保持基板の裏面に前記半導体基板と同
    一材質の基板を熱圧着により結合させる工程と、
    前記複数の能動素子領域のそれぞれを絶縁するた
    め前記半導体基板の表面から、前記保持基板に到
    達する分離溝を形成する工程とを含む半導体装置
    の製造方法。
JP55134224A 1980-09-29 1980-09-29 Manufacture of semiconductor device Granted JPS5759349A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP55134224A JPS5759349A (en) 1980-09-29 1980-09-29 Manufacture of semiconductor device
US06/302,351 US4530001A (en) 1980-09-29 1981-09-15 High voltage integrated semiconductor devices using a thermoplastic resin layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP55134224A JPS5759349A (en) 1980-09-29 1980-09-29 Manufacture of semiconductor device

Publications (2)

Publication Number Publication Date
JPS5759349A JPS5759349A (en) 1982-04-09
JPS6351378B2 true JPS6351378B2 (ja) 1988-10-13

Family

ID=15123316

Family Applications (1)

Application Number Title Priority Date Filing Date
JP55134224A Granted JPS5759349A (en) 1980-09-29 1980-09-29 Manufacture of semiconductor device

Country Status (2)

Country Link
US (1) US4530001A (ja)
JP (1) JPS5759349A (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4866501A (en) * 1985-12-16 1989-09-12 American Telephone And Telegraph Company At&T Bell Laboratories Wafer scale integration
US4793883A (en) * 1986-07-14 1988-12-27 National Starch And Chemical Corporation Method of bonding a semiconductor chip to a substrate
US5191224A (en) * 1987-04-22 1993-03-02 Hitachi, Ltd. Wafer scale of full wafer memory system, packaging method thereof, and wafer processing method employed therein
GB2206445A (en) * 1987-07-01 1989-01-05 Spectrol Reliance Ltd Method of manufacturing dielectrically isolated integrated circuits and circuit elements
JPS6437492U (ja) * 1987-08-31 1989-03-07
US4904610A (en) * 1988-01-27 1990-02-27 General Instrument Corporation Wafer level process for fabricating passivated semiconductor devices
JP3034528B2 (ja) * 1988-04-06 2000-04-17 ソニー株式会社 半導体装置の製造方法
US4918505A (en) * 1988-07-19 1990-04-17 Tektronix, Inc. Method of treating an integrated circuit to provide a temperature sensor that is integral therewith
US4871921A (en) * 1988-08-09 1989-10-03 Honeywell Inc. Detector array assembly having bonding means joining first and second surfaces except where detectors are disposed
US6262434B1 (en) * 1996-08-23 2001-07-17 California Micro Devices Corporation Integrated circuit structures and methods to facilitate accurate measurement of the IC devices
FR2782840B1 (fr) * 1998-08-25 2003-09-05 Commissariat Energie Atomique Circuit electronique et procede de realisation d'un circuit electronique integre comprenant au moins un composant electronique de puissance dans une plaque de substrat
JP2003518771A (ja) * 1999-12-24 2003-06-10 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ シリコンウェーハの埋め込み絶縁層上に配置されたトップ層に形成された半導体素子を有する半導体デバイスを製造する方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3475664A (en) * 1965-06-30 1969-10-28 Texas Instruments Inc Ambient atmosphere isolated semiconductor devices
US3416224A (en) * 1966-03-08 1968-12-17 Ibm Integrated semiconductor devices and fabrication methods therefor
US4296428A (en) * 1979-06-28 1981-10-20 Rockwell International Corporation Merged field effect transistor circuit and fabrication process

Also Published As

Publication number Publication date
US4530001A (en) 1985-07-16
JPS5759349A (en) 1982-04-09

Similar Documents

Publication Publication Date Title
US6621161B2 (en) Semiconductor device having a package structure
JPS6351378B2 (ja)
CN113035792B (zh) 具有模制金属互连基板的功率模块及其制造方法
US20190088578A1 (en) Substrate for semiconductor elements and semiconductor device
US20250069992A1 (en) Dual-side cooling semiconductor packages and related methods
JPH06244360A (ja) 半導体装置
US12543591B2 (en) Semiconductor device and semiconductor device manufacturing method
JPH11168157A (ja) マルチチップ半導体装置
JP2002270720A (ja) 半導体装置およびその製造方法
US6337225B1 (en) Method of making stacked die assemblies and modules
US11948878B2 (en) Semiconductor chip package and method of assembly
US7528054B2 (en) Semiconductor component with a thin semiconductor chip and a stiff wiring substrate, and methods for producing and further processing of thin semiconductor chips
KR102371636B1 (ko) 양면 기판 반도체 제조 방법
US20250239557A1 (en) Clip
US3419955A (en) Semiconductor fabrication
US20220359229A1 (en) Semiconductor device and method for manufacturing the semiconductor device
JP3651362B2 (ja) 半導体装置の製造方法
EP0032565B1 (en) Mounting and packaging of silicon devices on ceramic substrates, and packaged silicon devices
JP3391321B2 (ja) 半導体集積回路およびその製造方法
JP2002252309A (ja) 半導体チップのパッケージ構造及びパッケージ方法
JPH05304282A (ja) 集積回路装置
JPS6259910B2 (ja)
JPH077042A (ja) 熱整合されたｉｃチップ装置および製造方法
US20240347417A1 (en) Device comprising a ceramic substrate and method for producing same
US20240112956A1 (en) Wafer composite, semiconductor device and methods of manufacturing a semiconductor circuit