JPS6352490B2 - - Google Patents
Info
- Publication number
- JPS6352490B2 JPS6352490B2 JP53094784A JP9478478A JPS6352490B2 JP S6352490 B2 JPS6352490 B2 JP S6352490B2 JP 53094784 A JP53094784 A JP 53094784A JP 9478478 A JP9478478 A JP 9478478A JP S6352490 B2 JPS6352490 B2 JP S6352490B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- nand gate
- mos
- gate circuit
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000003990 capacitor Substances 0.000 claims description 16
- 230000000903 blocking effect Effects 0.000 claims description 3
- 230000007423 decrease Effects 0.000 claims 1
- 230000000630 rising effect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000007599 discharging Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
Landscapes
- Logic Circuits (AREA)
- Electronic Switches (AREA)
Description
【発明の詳細な説明】
＜産業上の利用分野＞
この発明は半導体ロジツク回路に使用するパル
ス発生回路に関する。
ス発生回路に関する。
＜従来の技術＞
記憶素子等を含むロジツク回路においては、記
憶素子を初期リセツト状態にするため電源投入と
同時にリセツトパルスを発生するようにしてい
る。
憶素子を初期リセツト状態にするため電源投入と
同時にリセツトパルスを発生するようにしてい
る。
この目的のため一般にはコンデンサと抵抗素子
からなるCR積分回路を主たる構成要素としたパ
ルス発生回路が使用されている。
からなるCR積分回路を主たる構成要素としたパ
ルス発生回路が使用されている。
しかし、上記のようなパルス発生回路の場合、
通常の電源入りの時は所望のリセツトパルスが得
られるが、急速に電源を入り、切りした場合、例
えば電源が瞬断したような場合コンデンサの放電
がこれに追従できないため確実にリセツトパルス
を発生させることが不可能となりロジツク回路が
誤動作することがある。
通常の電源入りの時は所望のリセツトパルスが得
られるが、急速に電源を入り、切りした場合、例
えば電源が瞬断したような場合コンデンサの放電
がこれに追従できないため確実にリセツトパルス
を発生させることが不可能となりロジツク回路が
誤動作することがある。
これを解決するためには電源断時すなわち電源
電圧低下時にもリセツトパルスを発生するように
すればよく、このための一実施例として特開昭51
−82556のようなパルス発生回路が提案されてい
る。
電圧低下時にもリセツトパルスを発生するように
すればよく、このための一実施例として特開昭51
−82556のようなパルス発生回路が提案されてい
る。
ところで該実施例では、電源入りの時にはトラ
ンジスタのベース電位を大きい時定数で上昇させ
るとともに、エミツタ電位を小さい時定数で上昇
させ、電源切りの時には上記ベース電位を小さい
時定数で下降させるとともに、上記エミツタ電位
を大きい時定数で下降させることにより、電源入
りおよび切りのときに上記トランジスタのコレク
タより上記各時定数によつて定まる時間巾を有す
るパルスを得るように回路が構成されており、具
体的にはトランジスタQ1のエミツタとアース間
にコンデンサC2を接続し、電源＋Ｂとトランジ
スタQ1のエミツタ間にダイオードをその導通方
向をエミツタ側に向けて接続してある。またトラ
ンジスタQ1のコレクタは抵抗R1を通してアース
に接続され、コレクタと抵抗R1の接続点からパ
ルス出力が取り出せるようにしてある。さらにト
ランジスタQ1のベースは抵抗R8とR2の直列接続
回路を通して電源＋Ｂに接続され、そして抵抗
R3とR2の接続点を、一方はコンデンサC1を通し
てアースに接続し、他方はダイオードD1をその
導通方向を電源＋Ｂ側に向けて電源＋Ｂに接続し
ている。
ンジスタのベース電位を大きい時定数で上昇させ
るとともに、エミツタ電位を小さい時定数で上昇
させ、電源切りの時には上記ベース電位を小さい
時定数で下降させるとともに、上記エミツタ電位
を大きい時定数で下降させることにより、電源入
りおよび切りのときに上記トランジスタのコレク
タより上記各時定数によつて定まる時間巾を有す
るパルスを得るように回路が構成されており、具
体的にはトランジスタQ1のエミツタとアース間
にコンデンサC2を接続し、電源＋Ｂとトランジ
スタQ1のエミツタ間にダイオードをその導通方
向をエミツタ側に向けて接続してある。またトラ
ンジスタQ1のコレクタは抵抗R1を通してアース
に接続され、コレクタと抵抗R1の接続点からパ
ルス出力が取り出せるようにしてある。さらにト
ランジスタQ1のベースは抵抗R8とR2の直列接続
回路を通して電源＋Ｂに接続され、そして抵抗
R3とR2の接続点を、一方はコンデンサC1を通し
てアースに接続し、他方はダイオードD1をその
導通方向を電源＋Ｂ側に向けて電源＋Ｂに接続し
ている。
＜発明が解決しようとする問題点＞
上記の構成によれば、電源の入りおよび切りの
いずれの瞬間においてもパルス出力を得ることが
でき、これを半導体ロジツク回路のリセツトパル
スに利用することができるが、次のような問題点
を有する。すなわち トランジスタQ1のエミツタ電位とベース電
位の電位差が、ベース・エミツタ間電圧VBEを
超過するとパルスを発生するため比較的小さい
電源電圧変動でもパルスを発生し、リセツトパ
ルスとしての使用には不都合である。
いずれの瞬間においてもパルス出力を得ることが
でき、これを半導体ロジツク回路のリセツトパル
スに利用することができるが、次のような問題点
を有する。すなわち トランジスタQ1のエミツタ電位とベース電
位の電位差が、ベース・エミツタ間電圧VBEを
超過するとパルスを発生するため比較的小さい
電源電圧変動でもパルスを発生し、リセツトパ
ルスとしての使用には不都合である。
トランジスタQ1のベース側コンデンサC1の
充電時定数およびエミツタ側コンデンサC2の
放電時定数が、回路の制約によつて余り大きく
できないため、電源入り時の電圧の立上り速
度、および電源切り時の電圧の立下り速度がき
わめて緩慢である場合には、パルスが得られな
いことがある。
充電時定数およびエミツタ側コンデンサC2の
放電時定数が、回路の制約によつて余り大きく
できないため、電源入り時の電圧の立上り速
度、および電源切り時の電圧の立下り速度がき
わめて緩慢である場合には、パルスが得られな
いことがある。
パルス発生回路の動作点が自由に設定できな
い。
い。
ということがある。
本発明の目的は、電源入り、切り時の電圧の立
上りおよび立下がりの速度が速い場合でも、また
逆に極めて緩慢な場合でも確実にリセツトパルス
を発生することができ、かつ、電源電圧変動によ
る不必要なリセツトパルスが発生せず、しかも回
路の動作点が適宜設定可能なパルス発生回路を提
供することにある。
上りおよび立下がりの速度が速い場合でも、また
逆に極めて緩慢な場合でも確実にリセツトパルス
を発生することができ、かつ、電源電圧変動によ
る不必要なリセツトパルスが発生せず、しかも回
路の動作点が適宜設定可能なパルス発生回路を提
供することにある。
＜問題点を解決するための手段＞
この発明のパルス発生回路はＣ−MOSナンド
ゲート回路の入力および電源の超低消費電力性能
を利用して、電源入りのときは、Ｃ−MOSナン
ドゲート回路の電源端子電圧の立上り速度を、Ｃ
−MOSナンドゲート回路の一方の入力端子の電
圧の立上り速度より速くし、また電源切りのとき
はＣ−MOSナンドゲート回路の電源端子電圧の
立下り速度を、Ｃ−MOSナンドゲート回路の一
方の入力端子の電圧の立下り速度より遅くするこ
とで、Ｃ−MOSナンドゲート回路の一方の入力
端子の電位が、Ｃ−MOSナンドゲート回路のス
レツシホールド電圧より低いときにＣ−MOSナ
ンドゲート回路の出力端子よりパルスを得るよう
にしたものである。
ゲート回路の入力および電源の超低消費電力性能
を利用して、電源入りのときは、Ｃ−MOSナン
ドゲート回路の電源端子電圧の立上り速度を、Ｃ
−MOSナンドゲート回路の一方の入力端子の電
圧の立上り速度より速くし、また電源切りのとき
はＣ−MOSナンドゲート回路の電源端子電圧の
立下り速度を、Ｃ−MOSナンドゲート回路の一
方の入力端子の電圧の立下り速度より遅くするこ
とで、Ｃ−MOSナンドゲート回路の一方の入力
端子の電位が、Ｃ−MOSナンドゲート回路のス
レツシホールド電圧より低いときにＣ−MOSナ
ンドゲート回路の出力端子よりパルスを得るよう
にしたものである。
＜作用＞
前記構成のパルス発生回路であれば、Ｃ−
MOSナンドゲート回路を使用することにより電
源の入り、切りに伴なう電源電圧の変化が急激な
ものであつても、また極めて緩慢であつても確実
にリセツトパルスを発生することができる。また
Ｃ−MOSナンドゲート回路のスレツシホールド
電圧以内の電源電圧変動によるリセツトパルスの
誤出力はなく、したがつて電圧変動による不必要
なリセツトパルスの出力がない。
MOSナンドゲート回路を使用することにより電
源の入り、切りに伴なう電源電圧の変化が急激な
ものであつても、また極めて緩慢であつても確実
にリセツトパルスを発生することができる。また
Ｃ−MOSナンドゲート回路のスレツシホールド
電圧以内の電源電圧変動によるリセツトパルスの
誤出力はなく、したがつて電圧変動による不必要
なリセツトパルスの出力がない。
＜実施例＞
本発明の一実施例を第１図、および第２図によ
り詳細に説明する。
り詳細に説明する。
第１図に示す接続図において、１，２は制御電
源入力端子、３は電源スイツチ、４はＣ−MOS
ロジツク回路用定電圧電源、５，８はダイオー
ド、７，９はコンデンサ、６は抵抗、１０はＣ−
MOSナンドゲート回路で、１０１，１０２はそ
の入力端子、１２，１３はＣ−MOSロジツク回
路に接続される電源４の出力端子、１１はリセツ
トパルス出力端子である。
源入力端子、３は電源スイツチ、４はＣ−MOS
ロジツク回路用定電圧電源、５，８はダイオー
ド、７，９はコンデンサ、６は抵抗、１０はＣ−
MOSナンドゲート回路で、１０１，１０２はそ
の入力端子、１２，１３はＣ−MOSロジツク回
路に接続される電源４の出力端子、１１はリセツ
トパルス出力端子である。
次に動作を第２図のタイムチヤートを参照して
説明する。今、端子１，２間に制御電源を与えス
イツチ３を閉じると、Ｃ−MOSナンドゲート１
０の電源端子１０３，１０４の電圧e4はダイオー
ド８を介し電源４の電圧e2に追従して立上り、該
ナンドゲート１０の一方の入力端子１０２の電圧
e3はe2の立上り時間（時定数）に、抵抗６及びコ
ンデンサ７とで決定される時定数が加わつて、e2
よりゆるやかに立上る。次にスイツチ３を開く
と、電圧e3はダイオード５を介しe2に追従して立
下り、コンデンサ９の端子電圧e4はコンデンサ９
の電荷がダイオード８の存在により抵抗値が極め
て高いＣ−MOSナンドゲート回路１０の電源端
子１０３，１０４を介して放電されるのみため、
極めてゆるやかに立下る。次にt1時間経過後即ち
０＜e2＜eLのとき再びスイツチ３を閉じると、e3
はその時の電圧値（＝e2）から抵抗６及びコンデ
ンサ７で決定される時定数が加わつて、e2よりゆ
るやかに立上り、電圧e4はe2より大きい間ゆるや
かに放電を設け、e4＜e2になるとe2に追従して立
上る。ここで、一点鎖線で示す曲線eTHはＣ−
MOSナンドゲート回路１０のスレツシホールド
電圧とよばれるもので、ナンドゲート回路１０の
電源電圧e4に追従し、その略々1/2の値である。
又、波状で示すeLは端子１２，１３に接続される
Ｃ−MOSロジツク回路の動作が不安定な電圧範
囲（レベル）である。
説明する。今、端子１，２間に制御電源を与えス
イツチ３を閉じると、Ｃ−MOSナンドゲート１
０の電源端子１０３，１０４の電圧e4はダイオー
ド８を介し電源４の電圧e2に追従して立上り、該
ナンドゲート１０の一方の入力端子１０２の電圧
e3はe2の立上り時間（時定数）に、抵抗６及びコ
ンデンサ７とで決定される時定数が加わつて、e2
よりゆるやかに立上る。次にスイツチ３を開く
と、電圧e3はダイオード５を介しe2に追従して立
下り、コンデンサ９の端子電圧e4はコンデンサ９
の電荷がダイオード８の存在により抵抗値が極め
て高いＣ−MOSナンドゲート回路１０の電源端
子１０３，１０４を介して放電されるのみため、
極めてゆるやかに立下る。次にt1時間経過後即ち
０＜e2＜eLのとき再びスイツチ３を閉じると、e3
はその時の電圧値（＝e2）から抵抗６及びコンデ
ンサ７で決定される時定数が加わつて、e2よりゆ
るやかに立上り、電圧e4はe2より大きい間ゆるや
かに放電を設け、e4＜e2になるとe2に追従して立
上る。ここで、一点鎖線で示す曲線eTHはＣ−
MOSナンドゲート回路１０のスレツシホールド
電圧とよばれるもので、ナンドゲート回路１０の
電源電圧e4に追従し、その略々1/2の値である。
又、波状で示すeLは端子１２，１３に接続される
Ｃ−MOSロジツク回路の動作が不安定な電圧範
囲（レベル）である。
而して、第１回目のスイツチ３を閉じた後eTH
＞e3の間、つまりナンドゲート回路１０の一方の
入力端子１０２の電圧e3がスレツシホールド電圧
eTHより低いので、ナンドゲート回路１０は反転
してその出力端子１１よりリセツトパルスを発す
る。このパルスにより端子１２，１３に接続され
る図示しないＣ−MOSロジツク回路は電源投入
と同時に一斉に初期リセツトされる。次に電源が
t1時間瞬断した場合もeTH＞e3の間同様にリセツト
パルスを発し、更に電源がt1より長いt2時間断状
態となつてもeTH＞e3の間同様にリセツトパルス
を発する。各斜線で示す部分が端子１１より送出
されるリセツトパルスの波形である。
＞e3の間、つまりナンドゲート回路１０の一方の
入力端子１０２の電圧e3がスレツシホールド電圧
eTHより低いので、ナンドゲート回路１０は反転
してその出力端子１１よりリセツトパルスを発す
る。このパルスにより端子１２，１３に接続され
る図示しないＣ−MOSロジツク回路は電源投入
と同時に一斉に初期リセツトされる。次に電源が
t1時間瞬断した場合もeTH＞e3の間同様にリセツト
パルスを発し、更に電源がt1より長いt2時間断状
態となつてもeTH＞e3の間同様にリセツトパルス
を発する。各斜線で示す部分が端子１１より送出
されるリセツトパルスの波形である。
なお、第１図に点線で示す抵抗１４，１５を接
続し、電圧e2を分圧してナンドゲート回路１０の
他方の入力端子１０１に加えるようにすればスレ
ツシホールド電圧を見かけ上、高くすることがで
き電源４の電圧e2が正規の電圧値の約50〜100％
の範囲で且つ任意の値以下に低下したときリセツ
トパルスを発生させることができる。もし、抵抗
１４，１５を接続しないときは、ナンドゲート１
０の他方の入力端子１０１を一方の入力端子１０
２又は電源の出力端子１２に接続しておけばよ
い。
続し、電圧e2を分圧してナンドゲート回路１０の
他方の入力端子１０１に加えるようにすればスレ
ツシホールド電圧を見かけ上、高くすることがで
き電源４の電圧e2が正規の電圧値の約50〜100％
の範囲で且つ任意の値以下に低下したときリセツ
トパルスを発生させることができる。もし、抵抗
１４，１５を接続しないときは、ナンドゲート１
０の他方の入力端子１０１を一方の入力端子１０
２又は電源の出力端子１２に接続しておけばよ
い。
またＣ−MOSナンドゲート回路は、極めて低
い入力エネルギーおよび電源エネルギーで動作す
るためその入力抵抗および電源の抵抗は極めて高
く実質無限大であり、したがつて外部CR積分回
路の定数は該ナンドゲート回路の影響を考慮する
ことなく自由に決定できる利点がある。
い入力エネルギーおよび電源エネルギーで動作す
るためその入力抵抗および電源の抵抗は極めて高
く実質無限大であり、したがつて外部CR積分回
路の定数は該ナンドゲート回路の影響を考慮する
ことなく自由に決定できる利点がある。
＜効果＞
本発明のパルス発生回路によれば前述の通りＣ
−MOSナンドゲート回路の入力および電源の超
低消費電力性能により、該ナンドゲート回路の入
力端子および電源端子に接続するCR積分回路は
実質的に該ナンドゲート回路の影響を受けること
がなく、つねにその時定数を電源電圧の立上り時
定数および立下り時定数より大きく選定すること
ができるため、電源の入り、切りに伴なう電源電
圧の変化が急激であつても、また、逆に極めて緩
慢であつても確実にリセツトパルスを発し、Ｃ−
MOSロジツク回路を確実にリセツトすることが
でき、かつ、該ナンドゲート回路の一方の入力端
子の電圧が該ナンドゲート回路のスレツシホール
ド電圧以下になつたときのみリセツトパルスを発
生するため、トランジスタを用いた公知のものの
ように電源電圧の変動によつて不必要にパルスを
発することがなく、さらに該ナンドゲート回路の
他方の入力端子の電圧を抵抗分圧回路により適当
な値に設定することでパルス発生回路の動作点を
自由に設定し、リセツトパルスのパルス幅を調整
することができるといつた効果を奏する。
−MOSナンドゲート回路の入力および電源の超
低消費電力性能により、該ナンドゲート回路の入
力端子および電源端子に接続するCR積分回路は
実質的に該ナンドゲート回路の影響を受けること
がなく、つねにその時定数を電源電圧の立上り時
定数および立下り時定数より大きく選定すること
ができるため、電源の入り、切りに伴なう電源電
圧の変化が急激であつても、また、逆に極めて緩
慢であつても確実にリセツトパルスを発し、Ｃ−
MOSロジツク回路を確実にリセツトすることが
でき、かつ、該ナンドゲート回路の一方の入力端
子の電圧が該ナンドゲート回路のスレツシホール
ド電圧以下になつたときのみリセツトパルスを発
生するため、トランジスタを用いた公知のものの
ように電源電圧の変動によつて不必要にパルスを
発することがなく、さらに該ナンドゲート回路の
他方の入力端子の電圧を抵抗分圧回路により適当
な値に設定することでパルス発生回路の動作点を
自由に設定し、リセツトパルスのパルス幅を調整
することができるといつた効果を奏する。
第１図は発明を実施したパルス発生回路の接続
図、第２図はその動作説明用のタイムチヤートで
ある。 ４……定電圧電源、５……放電用ダイオード、
６……抵抗、７，９……コンデンサ、８……放電
阻止用ダイオード、１０……Ｃ−MOSナンドゲ
ート回路、１１……リセツトパルス出力端子。
図、第２図はその動作説明用のタイムチヤートで
ある。 ４……定電圧電源、５……放電用ダイオード、
６……抵抗、７，９……コンデンサ、８……放電
阻止用ダイオード、１０……Ｃ−MOSナンドゲ
ート回路、１１……リセツトパルス出力端子。
Claims (1)
- 【特許請求の範囲】 １ 制御電源と、この制御電源に接続され制御電
源投入後徐々に電圧が安定し且つ制御電源断後
徐々に電圧が低下するような定電圧電源４を有し
前記定電圧電源４の出力端子１２，１３間にＣ−
MOSロジツク回路等を接続したものにおいて、
前記出力端子１２，１３間に抵抗６とコンデンサ
７の直列回路及び放電阻止用ダイオード８とコン
デンサ９の直列回路をそれぞれ接続しＣ−MOS
ナンドゲート回路１０の一方の入力端子１０２を
上記抵抗６とコンデンサ７の間に接続すると共に
放電用ダイオード５を介し出力端子１２に接続
し、上記Ｃ−MOSナンドゲート回路１０の他方
の入力端子１０１を、上記一方の入力端子１０２
または上記出力端子１２のいずれかに接続し、上
記Ｃ−MOSナンドゲート回路１０の電源端子１
０３を上記放電阻止用ダイオード８とコンデンサ
９の間に接続し電源端子１０４を出力端子１３に
接続してなり、Ｃ−MOSナンドゲート回路１０
の一方の入力端子１０２の電圧が前記Ｃ−MOS
ナンドゲート回路のスレツシホールド電圧より低
いとき前記Ｃ−MOSナンドゲート回路１０の出
力端子１１よりパルスを送出するようにしたパル
ス発生回路。 ２ 出力端子１２，１３間の電圧を抵抗１４，１
５により分圧し、この分圧した電圧をＣ−MOS
ナンドゲート回路１０の他方の入力端子１０１に
加えるようにした特許請求の範囲第１項記載のパ
ルス発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9478478A JPS5521656A (en) | 1978-08-02 | 1978-08-02 | Pulse generation circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9478478A JPS5521656A (en) | 1978-08-02 | 1978-08-02 | Pulse generation circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5521656A JPS5521656A (en) | 1980-02-15 |
| JPS6352490B2 true JPS6352490B2 (ja) | 1988-10-19 |
Family
ID=14119696
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9478478A Granted JPS5521656A (en) | 1978-08-02 | 1978-08-02 | Pulse generation circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5521656A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0641589U (ja) * | 1992-11-16 | 1994-06-03 | 起夫 西田 | ボデー洗い具 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59147328U (ja) * | 1983-03-19 | 1984-10-02 | 善工舎時計株式会社 | 遅延回路 |
-
1978
- 1978-08-02 JP JP9478478A patent/JPS5521656A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0641589U (ja) * | 1992-11-16 | 1994-06-03 | 起夫 西田 | ボデー洗い具 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5521656A (en) | 1980-02-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3752107B2 (ja) | 集積回路用パワーオンリセット回路 | |
| US4716322A (en) | Power-up control circuit including a comparator, Schmitt trigger, and latch | |
| JP2741022B2 (ja) | パワーオンリセツトパルス発生回路 | |
| JP2638533B2 (ja) | 不揮発性メモリ用電圧ブースタ | |
| US6181173B1 (en) | Power-on reset circuit | |
| US5467039A (en) | Chip initialization signal generating circuit | |
| JPH0214814B2 (ja) | ||
| US5930129A (en) | Power on reset circuit | |
| US4122413A (en) | Accurate single pin MOS RC oscillator | |
| US3588544A (en) | Signal generating circuits using internal semiconductor capacitance | |
| CN109660236B (zh) | 迟滞电路及其构成上电复位结构 | |
| JPS5948567B2 (ja) | シュミット・トリガ回路 | |
| JPS61222318A (ja) | パワ−オンリセツト回路 | |
| JPS6352490B2 (ja) | ||
| US3378701A (en) | Direct coupled pulse timing apparatus | |
| JPH0472912A (ja) | パワーオンリセット回路 | |
| US4868484A (en) | Reference voltage generator using a charging and discharging circuit | |
| US3772535A (en) | Accurate monostable multivibrator | |
| EP0072431A2 (en) | Driver circuit | |
| JPH0446011B2 (ja) | ||
| US3163779A (en) | Pulse divider employing threshold device triggered by coincidence of tryout pulses and synchronized rc-delayed pulses | |
| US3458732A (en) | Latching type switching circuit | |
| JPH0514158A (ja) | パワーオンリセツトパルス制御回路 | |
| JPS5933857B2 (ja) | デンアツケンシユツカイロ | |
| KR950015048B1 (ko) | 파워 온 리세트 회로 |