JPS6352776B2 - - Google Patents

Info

Publication number
JPS6352776B2
JPS6352776B2 JP57159722A JP15972282A JPS6352776B2 JP S6352776 B2 JPS6352776 B2 JP S6352776B2 JP 57159722 A JP57159722 A JP 57159722A JP 15972282 A JP15972282 A JP 15972282A JP S6352776 B2 JPS6352776 B2 JP S6352776B2
Authority
JP
Japan
Prior art keywords
solder
chip
wire
aluminum
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP57159722A
Other languages
English (en)
Other versions
JPS58101493A (ja
Inventor
Maakusu Robaato
Uooresu Fuerupusu Junia Dagurasu
Kyaroru Waado Uiriamu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPS58101493A publication Critical patent/JPS58101493A/ja
Publication of JPS6352776B2 publication Critical patent/JPS6352776B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H05K3/4015—Surface contacts, e.g. bumps using auxiliary conductive elements, e.g. pieces of metal foil, metallic spheres
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/611—Insulating or insulated package substrates; Interposers; Redistribution layers for connecting multiple chips together
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07511—Treating the bonding area before connecting, e.g. by applying flux or cleaning
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07531—Techniques
    • H10W72/07532—Compression bonding, e.g. thermocompression bonding
    • H10W72/07533—Ultrasonic bonding, e.g. thermosonic bonding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5434—Dispositions of bond wires the connected ends being on auxiliary connecting means on bond pads, e.g. on other bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5445—Dispositions of bond wires being orthogonal to a side surface of the chip, e.g. parallel arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5524—Materials of bond wires comprising metals or metalloids, e.g. silver comprising aluminium [Al]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/59—Bond pads specially adapted therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/879—Bump connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/951—Materials of bond pads
    • H10W72/952—Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/753—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between laterally-adjacent chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

【発明の詳細な説明】 本発明の分野 半導体チツプのパツケージングにおける主要な
技術は、チツプを装着するために用いられるセラ
ミツク又はプラスチツクの基板上にチツプを装着
しそして必要なピンの入出力（Ｉ／Ｏ）接続を設
けることである。基板は又、キヤパシタ及び抵抗
の如き回路構成素子を含み得る。多くの場合にお
いて、所与の基板上に１種以上のチツプをパッケ
ージングし、又は単一のチツプに種々の型の接続
を設けることが必要とされる。従つて、必要な相
互接続路と同様に、各チツプのための装着パツド
が設けられねばならない。
基板にチツプを接続するために、２つの主なシ
ステムが用いられている。その１つのシステムは
いわゆるフリツプ・チツプはんだボンデイング・
システムであり、この場合にはチツプ表面上のは
んだ接続体が基板上に形成されたはんだパツドに
はんだ付けされる。その結果、チツプと基板との
間に機械的接着（bonding）及び電気的接続が得
られる。もう１つのシステムはワイヤ・ボンデイ
ング・システムであり、この場合には典型的には
アルミニウム又は金から成るワイヤが超音波溶接
の如き方法によりチツプ上及び基板上のアルミニ
ウム、金又は他の適合する金属に接続される。チ
ツプは又、機械的強度を増すために、接着剤を用
いて接着されてもよい。しかしながら、アルミニ
ウム及び金はいずれもはんだと適合しないので相
互に接続され得ず、即ち金のワイヤ及びアルミニ
ウムのワイヤはいずれも従来のPb／Snはんだに
良好に接着され得ない。従つて、従来において
は、単一の基板上に上記２つのシステムによる接
続を併用することは不可能であり、即ち、多数の
チツプを含む基板はすべてフリツプ・チツプはん
だボンデイング・システム又はワイヤ・ボンデイ
ング・システムのいずれかにより接着されねばな
らず、又１つのチツプは１つの型の接続しか有す
ることができなかつた。
本発明の要旨 本発明に従つて、はんだボンデイング及びワイ
ヤ・ボンデイングの両方が同一の基板上に施され
得る技術が達成される。そのためには、はんだパ
ツドの配列体が基板上に設けられる。ワイヤ・ボ
ンデイングが施されるべき各パツトには、多層金
属パツドがはんだ付けされている。各金属パツド
は、その対応するパツドにはんだ付けされている
はんだの下層と、ワイヤ・ボンデイングされるチ
ツプのワイヤに接着される金属の上層と、それら
の２つの層の間に挿入されてそれらの各層に接着
される、上記下層のはんだ及び上記上層の金属に
対して不浸透性の金属の障壁層とを有する。これ
は、ワイヤに不適合なはんだパツドを、ワイヤ・
ボンデイングされ得るパツドに変化させる。この
技術は、所望であれば、所与のチツプがフリツ
プ・チツプはんだ接着部およびワイヤ接着部を有
することを可能にし、又所与の基板がそれらの両
システムにより装着されたチツプを有することを
可能にする。
本発明の好実施例 第１図及び第２図において、本発明に従つて半
導体チツプを装着するための従来のセラミツク基
板１０が設けられている。セラミツク基板１０
は、フリツプ・チツプ・ボンデイング表面１６上
に形成された従来のPb／Snはんだボール１４を
有するフリツプ・チツプ・ボンデイング型チツプ
１２と、ワイヤ・ボンデイング表面２４上の適当
な接続体２２に接着されたアルミニウム・ワイヤ
２０とを装着する様に構成されている。
基板１０は、表面上のある位置に形成された
Pb／Snはんだパツド２６の第１配列体を有し、
それらのはんだパツド２６はチツプ１２上のはん
だボール１４と組合わされる様に配置されてい
る。はんだパツド２６をはんだボール１４にはん
だ付けするために従来のはんだ再流動技術が用い
られ、その結果チツプ１２が基板１０に機械的に
接着され且つ電気的に接続される。
基板１０は又、チツプ１８上のワイヤ２０の外
方端部に対応する様に構成されているはんだパツ
ド２８の第２配列体を有している。パツド２８の
配列体における各パツドには、その１つが第３図
に示されている、３層金属ペデスタル３０が接続
されている。各ペデスタルは、従来のPb／Snは
んだの下層３２と、アルミニウムの上層３４と、
それらの層３２及び３４の間に挿入されているニ
ツケルの中間層３６とを有する。
各ペデスタル３０のはんだ下層３２は、チツプ
１８のワイヤ２０に装着される様に配置されたア
ルミニウム上層３４の上面を有するペデスタル３
０の配列体が設けられる様に、はんだパツド２８
の配列体におけるパツドの１つにはんだ接様さ
れ、そしてペデスタル３０のアルミニウム上層と
チツプ１８のアルミニウム・ワイヤ２０との間
に、超音波溶接の如き溶接接続が施される。チツ
プ１８は又、所望ならば、例えばエポキシ又はは
んだ型合金３７の如き、接着剤又は金属を用い
て、基板１０の表面にボンデイングされ得る。
配列体におけるはんだパツド２６及び２８の一
部は、その一部が３９として示されている導体に
よつて、互いに相互接続され、又金属で充填され
た貫通孔３８に相互接続されている。それらの貫
通孔には入出力ピン４０がろう付けされている。
スウエージされたピン（swaged pin）の如き他
のピンも用いられ、又ピン型でない接続体も用い
られ得ることはもちろんである。
アルミニウム及び金はいずれもはんだに効果的
に接着され得ないので、典型的にはアルミニウ
ム、場合によつて金のワイヤを用いるワイヤ・ボ
ンデイング型チツプに適しているパツドにはんだ
パツド２８を接続するためには、ペデスタル３０
を用いることが必要である。アルミニウムと
Pb／Snはんだとの間には、目立つたメタラジカ
ルな接着作用が何ら生じず、金とPb／Snはんだ
との間では、金がはんだ中に相互溶解し、金のワ
イヤは短時間のうちに完全に溶解され得るので、
接続体が破壊されてしまう。従つて、ワイヤ・ボ
ンデイングを要する各パツドには別個のペデスタ
ルが設けられる。はんだの下層３２は、はんだパ
ツドにはんだ接続される。中間層３６ははんだの
下層３２及び金属の上層３４の両方に接着せねば
ならず、又はんだ金属が上層の金又はアルミニウ
ム中に移動しない様にそれらの層の間の障害層と
して働かねばならない。ニツケル又はニツケル合
金が好ましいが、銅、銅合金及びステンレス鋼の
如き他の金属も用いられ得る。
上層３４はワイヤ・ボンデイング型チツプのワ
イヤに接着され得る金属であるべきであり、それ
らのワイヤは典型的にはアルミニウム又は金のワ
イヤである。従つて、上面の金属は、最適な同一
金属間の接着を得るために、ワイヤの組成に応じ
て、アルミニウム又は金であるべきである。
処理又は再加工中に用いられる例えば約340℃
の如き高温において、金及びアルミニウムは迅速
に望ましくない金属間化合物を形成するので、金
のワイヤの接着には上面に金を有するペデスタル
が用いられ、アルミニウム・ワイヤの接着には上
面にアルミニウムを有するペデスタルが用いられ
ることが好ましい。
第４図は、単一のチツプにワイヤ・ボンデイン
グ及びフリツプ・チツプはんだボンデイングの両
方による接続が行なわれる様に適合されている、
本発明のもう１つの実施例を示している。この場
合には、フリツプ・チツプ・ボンデイング型半導
体チツプ４４上のはんだボール４２と組合わされ
る、前述の如きはんだパツド２６の配列体が基板
１０に設けられている。更に、チツプ４４は、基
板に接続されねばならないチツプの裏側に接続さ
れているアルミニウム・ワイヤ４６を有してい
る。このワイヤは、接地等の如き多くの目的に用
いられ得る。その様な接続を設けるには、ペデス
タル３０がはんだ付けされるはんだパツド４８が
更に設けられる。ペデスタル３０のアルミニウム
上層３４は、例えば超音波技術により、アルミニ
ウム・ワイヤ４６に接着される。
この技術を用いることによつて、はんだパツド
接続を設けるために基板を従来の技術に従つて処
理することが出来、それらが適当でない場合に
は、はんだパツド技術をワイヤ・ボンデイング技
術に変えるためにペデスタル３０を用いることが
でき、又それらの両技術を同一基板上で併用する
ことが可能である。この様に同一チツプ上に両技
術を併用し得ることの大きな利点の１つは、モジ
ユールが、他に悪影響を与えることなく、340℃
以上における加熱並びにフリツプ・チツプ・ボン
デイング又はワイヤ・ボンデイングされているチ
ツプの除去及び交換によつて、処理又は再加工さ
れ得ることである。
又、この技術は、基板上にフリツプ・チツプ・
ボンデイングが全く用いられず、ワイヤ・ボンデ
イングだけが用いられる場合にも適用され得る。
この様な技術は、製造において１つの型の技術だ
けを基板に用いたいが、場合によつてフリツプ・
チツプ・ボンデイング技術及びフリツプ・チツ
プ・ボンデイング技術とワイヤ・ボンデイング技
術との組合せでなく、ワイヤ・ボンデイング型チ
ツプだけを基板に接着する必要があるときでも、
コストを節減する技術として用いられ得る。その
場合には、はんだパツドを有するフリツプ・チツ
プ・ボンデイング型の基板が、本発明によるペデ
スタルを用いることにより、ワイヤ・ボンデイン
グされたチツプだけを装着するために用いられ得
る。
【図面の簡単な説明】
第１図は本発明に従つてパツケージングされて
いる１つのセラミツク基板及び２つの半導体チツ
プを示す分解斜視図、第２図は第１図の線２−２
における断面図、第３図はセラミツク基板上の選
択されたパツドに取付けられる本発明によるペデ
スタルの斜視図、第４図は単一のチツプがフリツ
プ・チツプ・ボンデイング及びワイヤ・ボンデイ
ングの両技術を用いて基板に接続されている、第
２図と同様な断面図である。 １０……セラミツク基板、１２，４４……フリ
ツプ・チツプ・ボンデイング型チツプ、１４，４
２……はんだボール、１６……フリツプ・チツ
プ・ボンデイング表面、１８……ワイヤ・ボンデ
イング型チツプ、２０，４６……アルミニウム・
ワイヤ、２２……接続体、２４……ワイヤ・ボン
デイング表面、２６，２８，４８……はんだパツ
ド、３０……３層金属ペデスタル、３２……はん
だ下層、３４……アルミニウム上層、３６……ニ
ツケル中間層、３７……エポキシ又ははんだ型合
金、３８……金属で充填された貫通孔、３９……
導体、４０……入出力ピン。

Claims (1)

  1. 【特許請求の範囲】 １ 入出力手段と、少なくとも一部が集積回路チ
    ツプを相互接続するためのパターンに配置されて
    いる複数のはんだパツドとを有している、集積回
    路チツプを装着するための基板において、 少なくとも１つの上記はんだパツドに多層金属
    ペデスタルが接続されており、上記ペデスタルは
    上記はんだパツドに接続されているはんだの下層
    と、アルミニウム又は金のワイヤに接着されるに
    適している金属の上層と、上記両層間に挿入され
    ていて上記下層のはんだ及び上記上層の金属に対
    して不浸透性の金属の中間層とを有することを特
    徴とする、集積回路チツプ装着用基板。
JP57159722A 1981-12-09 1982-09-16 基板 Granted JPS58101493A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US328889 1981-12-09
US06/328,889 US4447857A (en) 1981-12-09 1981-12-09 Substrate with multiple type connections

Publications (2)

Publication Number Publication Date
JPS58101493A JPS58101493A (ja) 1983-06-16
JPS6352776B2 true JPS6352776B2 (ja) 1988-10-20

Family

ID=23282896

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57159722A Granted JPS58101493A (ja) 1981-12-09 1982-09-16 基板

Country Status (4)

Country Link
US (1) US4447857A (ja)
EP (1) EP0081135B1 (ja)
JP (1) JPS58101493A (ja)
DE (1) DE3275789D1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63158863U (ja) * 1987-04-07 1988-10-18

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58169942A (ja) * 1982-03-29 1983-10-06 Fujitsu Ltd 半導体装置
JPS61296800A (ja) * 1985-06-25 1986-12-27 日本電気株式会社 設計変更用電極
EP0229850B1 (en) * 1985-07-16 1992-06-10 Nippon Telegraph and Telephone Corporation Connection terminals between substrates and method of producing the same
US5917707A (en) 1993-11-16 1999-06-29 Formfactor, Inc. Flexible contact structure with an electrically conductive shell
US4706166A (en) * 1986-04-25 1987-11-10 Irvine Sensors Corporation High-density electronic modules--process and product
US4873615A (en) * 1986-10-09 1989-10-10 Amp Incorporated Semiconductor chip carrier system
US4837928A (en) * 1986-10-17 1989-06-13 Cominco Ltd. Method of producing a jumper chip for semiconductor devices
US4955523A (en) * 1986-12-17 1990-09-11 Raychem Corporation Interconnection of electronic components
US5189507A (en) * 1986-12-17 1993-02-23 Raychem Corporation Interconnection of electronic components
US4860443A (en) * 1987-01-21 1989-08-29 Hughes Aircraft Company Method for connecting leadless chip package
DE3704200A1 (de) * 1987-02-11 1988-08-25 Bbc Brown Boveri & Cie Verfahren zur herstellung einer verbindung zwischen einem bonddraht und einer kontaktflaeche bei hybriden dickschicht-schaltkreisen
DE3817600C2 (de) * 1987-05-26 1994-06-23 Matsushita Electric Works Ltd Verfahren zur Herstellung einer Halbleitervorrichtung mit einem keramischen Substrat und einem integrierten Schaltungskreis
JP2673993B2 (ja) * 1990-07-02 1997-11-05 日本無線株式会社 表面弾性波装置
US5274531A (en) * 1991-06-17 1993-12-28 The Intec Group, Inc. Lead frame with aluminum rivets
SE9202077L (sv) * 1992-07-06 1994-01-07 Ellemtel Utvecklings Ab Komponentmodul
JP2783093B2 (ja) * 1992-10-21 1998-08-06 日本電気株式会社 プリント配線板
US20020053734A1 (en) 1993-11-16 2002-05-09 Formfactor, Inc. Probe card assembly and kit, and methods of making same
US5820014A (en) 1993-11-16 1998-10-13 Form Factor, Inc. Solder preforms
US7073254B2 (en) 1993-11-16 2006-07-11 Formfactor, Inc. Method for mounting a plurality of spring contact elements
US5455390A (en) * 1994-02-01 1995-10-03 Tessera, Inc. Microelectronics unit mounting with multiple lead bonding
US5688716A (en) 1994-07-07 1997-11-18 Tessera, Inc. Fan-out semiconductor chip assembly
US6848173B2 (en) * 1994-07-07 2005-02-01 Tessera, Inc. Microelectric packages having deformed bonded leads and methods therefor
US6117694A (en) * 1994-07-07 2000-09-12 Tessera, Inc. Flexible lead structures and methods of making same
US5518964A (en) 1994-07-07 1996-05-21 Tessera, Inc. Microelectronic mounting with multiple lead deformation and bonding
US5830782A (en) * 1994-07-07 1998-11-03 Tessera, Inc. Microelectronic element bonding with deformation of leads in rows
US6828668B2 (en) * 1994-07-07 2004-12-07 Tessera, Inc. Flexible lead structures and methods of making same
US5798286A (en) * 1995-09-22 1998-08-25 Tessera, Inc. Connecting multiple microelectronic elements with lead deformation
US6429112B1 (en) 1994-07-07 2002-08-06 Tessera, Inc. Multi-layer substrates and fabrication processes
US6204074B1 (en) 1995-01-09 2001-03-20 International Business Machines Corporation Chip design process for wire bond and flip-chip package
US5844317A (en) * 1995-12-21 1998-12-01 International Business Machines Corporation Consolidated chip design for wire bond and flip-chip package technologies
US5696031A (en) * 1996-11-20 1997-12-09 Micron Technology, Inc. Device and method for stacking wire-bonded integrated circuit dice on flip-chip bonded integrated circuit dice
US7166495B2 (en) * 1996-02-20 2007-01-23 Micron Technology, Inc. Method of fabricating a multi-die semiconductor package assembly
US5994152A (en) 1996-02-21 1999-11-30 Formfactor, Inc. Fabricating interconnects and tips using sacrificial substrates
US8033838B2 (en) 1996-02-21 2011-10-11 Formfactor, Inc. Microelectronic contact structure
GB2356490B (en) * 1996-08-27 2001-08-15 Nec Corp A multi-chip module mountable on a printed circuit board
US5969417A (en) * 1996-08-27 1999-10-19 Nec Corporation Chip package device mountable on a mother board in whichever of facedown and wire bonding manners
US6133072A (en) 1996-12-13 2000-10-17 Tessera, Inc. Microelectronic connector with planar elastomer sockets
US5907769A (en) 1996-12-30 1999-05-25 Micron Technology, Inc. Leads under chip in conventional IC package
JP3681542B2 (ja) * 1998-07-01 2005-08-10 富士通株式会社 プリント回路基板および多段バンプ用中継基板
US6373143B1 (en) 1998-09-24 2002-04-16 International Business Machines Corporation Integrated circuit having wirebond pads suitable for probing
JP3778773B2 (ja) * 2000-05-09 2006-05-24 三洋電機株式会社 板状体および半導体装置の製造方法
US7173336B2 (en) * 2000-01-31 2007-02-06 Sanyo Electric Co., Ltd. Hybrid integrated circuit device
US6395994B1 (en) * 2000-01-31 2002-05-28 Visteon Global Technologies, Inc. Etched tri-metal with integrated wire traces for wire bonding
US6611434B1 (en) * 2000-10-30 2003-08-26 Siliconware Precision Industries Co., Ltd. Stacked multi-chip package structure with on-chip integration of passive component
US7112873B2 (en) * 2004-09-03 2006-09-26 Honeywell International Inc. Flip chip metal bonding to plastic leadframe
US8125060B2 (en) 2006-12-08 2012-02-28 Infineon Technologies Ag Electronic component with layered frame
US9269681B2 (en) 2012-11-16 2016-02-23 Qualcomm Incorporated Surface finish on trace for a thermal compression flip chip (TCFC)
US11239158B1 (en) * 2020-10-08 2022-02-01 Qualcomm Incorporated Wire bond inductor structures for flip chip dies
CN121215638A (zh) * 2025-09-24 2025-12-26 无锡中微高科电子有限公司 一种异质芯片集成的高温封装结构及其封装方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3554821A (en) * 1967-07-17 1971-01-12 Rca Corp Process for manufacturing microminiature electrical component mounting assemblies
US3544704A (en) * 1969-01-21 1970-12-01 Motorola Inc Bonding islands for hybrid circuits
US3591839A (en) * 1969-08-27 1971-07-06 Siliconix Inc Micro-electronic circuit with novel hermetic sealing structure and method of manufacture
DE2032872B2 (de) * 1970-07-02 1975-03-20 Siemens Ag, 1000 Berlin Und 8000 Muenchen Verfahren zum Herstellen weichlötfähiger Kontakte zum Einbau von Halbleiterbauelementen in Gehäuse
DE2044494B2 (de) * 1970-09-08 1972-01-13 Siemens AG, 1000 Berlin u 8000 München Anschlussflaechen zum anloeten von halbleiterbausteinen in flip chip technik
US3778530A (en) * 1971-04-01 1973-12-11 W Reimann Flatpack lead positioning device
US3809797A (en) * 1971-11-16 1974-05-07 Du Pont Seal ring compositions and electronic packages made therewith
US3781596A (en) * 1972-07-07 1973-12-25 R Galli Semiconductor chip carriers and strips thereof
US4074342A (en) * 1974-12-20 1978-02-14 International Business Machines Corporation Electrical package for lsi devices and assembly process therefor
JPS5237744A (en) * 1975-09-19 1977-03-23 Seiko Epson Corp Electronic desk computer with liquid crystal display
US4179802A (en) * 1978-03-27 1979-12-25 International Business Machines Corporation Studded chip attachment process

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63158863U (ja) * 1987-04-07 1988-10-18

Also Published As

Publication number Publication date
EP0081135A2 (en) 1983-06-15
US4447857A (en) 1984-05-08
EP0081135A3 (en) 1984-07-25
EP0081135B1 (en) 1987-03-18
DE3275789D1 (en) 1987-04-23
JPS58101493A (ja) 1983-06-16

Similar Documents

Publication Publication Date Title
US4447857A (en) Substrate with multiple type connections
US6303992B1 (en) Interposer for mounting semiconductor dice on substrates
EP0097833B1 (en) Substrate for integrated circuit packages
US6133626A (en) Three dimensional packaging configuration for multi-chip module assembly
US6082610A (en) Method of forming interconnections on electronic modules
US6635960B2 (en) Angled edge connections for multichip structures
US7384863B2 (en) Semiconductor device and method for manufacturing the same
US5808875A (en) Integrated circuit solder-rack interconnect module
GB2117564A (en) Mounting one integrated circuit upon another
JPH09186289A (ja) 多層積層化集積回路チップ組立体
US5770477A (en) Flip chip-on-flip chip multi-chip module
US20050116322A1 (en) Circuit module
WO2003005445A1 (en) Semiconductor device and semiconductor module
US7923125B2 (en) Apparatus for solder crack deflection
US7420814B2 (en) Package stack and manufacturing method thereof
JPH11135679A (ja) 電子装置および半導体パッケージ
US6933616B2 (en) Multi-chip module packaging device using flip-chip bonding technology
US4731700A (en) Semiconductor connection and crossover apparatus
JP4965989B2 (ja) 電子部品内蔵基板および電子部品内蔵基板の製造方法
JP3847602B2 (ja) 積層型半導体装置及びその製造方法並びに半導体装置搭載マザーボード及び半導体装置搭載マザーボードの製造方法
JPS5835935A (ja) 半導体装置及びその製造方法
JPH09162240A (ja) 半導体装置
JP2741611B2 (ja) フリップチップボンディング用基板
JPH05190764A (ja) 半導体装置
JPH0436115Y2 (ja)