JPS6353625A - クライオｃｍｏｓ電子計算機 - Google Patents
クライオｃｍｏｓ電子計算機Info
- Publication number
- JPS6353625A JPS6353625A JP61197075A JP19707586A JPS6353625A JP S6353625 A JPS6353625 A JP S6353625A JP 61197075 A JP61197075 A JP 61197075A JP 19707586 A JP19707586 A JP 19707586A JP S6353625 A JPS6353625 A JP S6353625A
- Authority
- JP
- Japan
- Prior art keywords
- cooling
- cryo
- electronic computer
- cooled
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、電子計算機の論理回路及び高速記憶装置の基
本素子としてＣＭＯＳトランジスタを用い主記憶装置の
基本素子としてＭＯｓトランジスタを用い、これらの記
憶装置の少なくとも一部を冷却することで高速かつ低電
力とすることを図ったクライオＣＭＯＳ電子計算機に関
する。
本素子としてＣＭＯＳトランジスタを用い主記憶装置の
基本素子としてＭＯｓトランジスタを用い、これらの記
憶装置の少なくとも一部を冷却することで高速かつ低電
力とすることを図ったクライオＣＭＯＳ電子計算機に関
する。
従来、電子計算機の論理回路及び高速記憶装置の基本素
子としては、主にバイポーラトランジスタが用いられて
きており、また主記憶装置の基本素子としてはバイポー
ラメモリまたはｎ、 Ｍ ＯＳランダム・アクセス・メ
モリが用いられていた。しかるに、これらの素子を高密
度化して、高速で記憶容量の大きな計算機を実現しよう
とすると、素子発熱による計算機の動作温度の上昇が避
けられず、結果として計算機性能を十分に発揮させるこ
とができなくなるという問題点が明らかになってきた。
子としては、主にバイポーラトランジスタが用いられて
きており、また主記憶装置の基本素子としてはバイポー
ラメモリまたはｎ、 Ｍ ＯＳランダム・アクセス・メ
モリが用いられていた。しかるに、これらの素子を高密
度化して、高速で記憶容量の大きな計算機を実現しよう
とすると、素子発熱による計算機の動作温度の上昇が避
けられず、結果として計算機性能を十分に発揮させるこ
とができなくなるという問題点が明らかになってきた。
一方、計算機を冷却装置で冷却するようにした高速計算
機の一例として、文献エヌ・ビー・ニス。
機の一例として、文献エヌ・ビー・ニス。
スペシャル、パブリケーション（ＮＢＳ ５ｐｅｃｊ
ａｌＰｕｂｌｉｃａｔｉｏｎｌ ６０７．９３−１０２
頁（１９８１年）にイー・ビー・フリント（Ｅ、Ｂ、Ｆ
ｌｉｎｔ）氏らによって発表されているようなジョセフ
ソン素子を基本回路に用いた計算機が提案されている。
ａｌＰｕｂｌｉｃａｔｉｏｎｌ ６０７．９３−１０２
頁（１９８１年）にイー・ビー・フリント（Ｅ、Ｂ、Ｆ
ｌｉｎｔ）氏らによって発表されているようなジョセフ
ソン素子を基本回路に用いた計算機が提案されている。
しかしながら、ジョセフソン素子の動作温度は絶対温度
１０度（以下１０にと記す）以下の極低温であるため、
冷凍機の規模、所要電力、費用ともにがなり大きなもの
にならざるを得ないという問題点がある。
１０度（以下１０にと記す）以下の極低温であるため、
冷凍機の規模、所要電力、費用ともにがなり大きなもの
にならざるを得ないという問題点がある。
本発明の目的は、従来技術での上記した問題点、即ち、
バイポーラトランジスタ使用に伴なう動作温度上昇の問
題やジョセフソン素子使用時の冷凍規模や所要電力の増
大化の問題、を解決して、高速かつ低電力とすることの
できるクライオＣＭＯＳ電子計算機を提供することにあ
る。
バイポーラトランジスタ使用に伴なう動作温度上昇の問
題やジョセフソン素子使用時の冷凍規模や所要電力の増
大化の問題、を解決して、高速かつ低電力とすることの
できるクライオＣＭＯＳ電子計算機を提供することにあ
る。
上記目的は、ＣＭＯＳトランジスタを基本回路素子に用
いるプロセッサ即ち計算処理装置（以下ＣＰＵと略す）
とＭＯ８＋−ランジスタを基本回路素子に用いる記憶装
置とを有する電子計算機において、上記トランジスタ構
成回路のうちの少なくともＣＭＯＳトランジスタで構成
される回路部分を１７０に以下に冷却する冷却手段を設
ける構成どすることにより、達成される。また、夜間な
どで電子計算機の使用状態が低下または中断する場合に
は、冷凍機を小型のものに切換えて被冷却部を低温度に
保つ構成とすれば、より一層の低電力化が達成される。
いるプロセッサ即ち計算処理装置（以下ＣＰＵと略す）
とＭＯ８＋−ランジスタを基本回路素子に用いる記憶装
置とを有する電子計算機において、上記トランジスタ構
成回路のうちの少なくともＣＭＯＳトランジスタで構成
される回路部分を１７０に以下に冷却する冷却手段を設
ける構成どすることにより、達成される。また、夜間な
どで電子計算機の使用状態が低下または中断する場合に
は、冷凍機を小型のものに切換えて被冷却部を低温度に
保つ構成とすれば、より一層の低電力化が達成される。
ＣＭＯ８回路は、ｎＭＯ８ｈランジスタとｐＭ○Ｓトラ
ンジスタを相補的に組合せたもので、バイポーラトラン
ジスタを用いたＥ ＣＬ （Ｅ ｍｊｔｔｅｒＣｏｕｐ
ｌｅｄ Ｌ ｏｇｉｃ）回路や、ｎ Ｍ ＯＳ回路に比
べて、その消費電力を極めて小さくできるという特長を
もつ。このため、ＣＭＯ３回路を採用することにより、
素子の高密度化をＥＣＬ回路やｎＭ○Ｓ回路を用いる場
合に比べてより密に行うことができる。また、同一実装
密度で比較した場合、素子発熱量を極めて小さくできる
。
ンジスタを相補的に組合せたもので、バイポーラトラン
ジスタを用いたＥ ＣＬ （Ｅ ｍｊｔｔｅｒＣｏｕｐ
ｌｅｄ Ｌ ｏｇｉｃ）回路や、ｎ Ｍ ＯＳ回路に比
べて、その消費電力を極めて小さくできるという特長を
もつ。このため、ＣＭＯ３回路を採用することにより、
素子の高密度化をＥＣＬ回路やｎＭ○Ｓ回路を用いる場
合に比べてより密に行うことができる。また、同一実装
密度で比較した場合、素子発熱量を極めて小さくできる
。
このＣＭＯ８回路を液体窒素温度（７７Ｋ）や液体ヘリ
ウム温度（４，２Ｋ）などの極低温で動作させると、第
８図に示すように、消費型カー窓のままで回路の信号伝
播時間が１７２〜１／３にまで短縮することが実験的に
明らかとなった。なお、第８図のΔ印は比較のために示
した従来のＥＣＬ回路およびｎ Ｍ ＯＳ回路について
の結果で、こわらは高速で動作するが、図示のように、
消費電力が大きく、高密度実装に際して問題を生じるこ
とは前述したとおりである。ここで、ＣＭＯ８回路後基
本素子とするＣＰＵの、温度が３００ Ｋと７７にのと
きの信号遅延の実測結果を第９図に示す。７７にでは、
３００にのときに比べて電力がわずかに増加するものの
、演算速度が約２倍速くなることが明らかである。なお
、■印は、従来のＥＣＬ型ＣＰＵについての結果である
。この第９図よりわかるように、その最高性能は同一計
算機規模で比べて、電力では従来型の】／３０、演算速
度で２．２倍の高速となっている。すなわち、ＣＭＯ３
を基本素子とするＣＰＵを冷却することにした本発明の
電子計算機は、従来型に比べて、電力、速度ともに改善
されており、特に電力性能において飛躍的に優れている
。
ウム温度（４，２Ｋ）などの極低温で動作させると、第
８図に示すように、消費型カー窓のままで回路の信号伝
播時間が１７２〜１／３にまで短縮することが実験的に
明らかとなった。なお、第８図のΔ印は比較のために示
した従来のＥＣＬ回路およびｎ Ｍ ＯＳ回路について
の結果で、こわらは高速で動作するが、図示のように、
消費電力が大きく、高密度実装に際して問題を生じるこ
とは前述したとおりである。ここで、ＣＭＯ８回路後基
本素子とするＣＰＵの、温度が３００ Ｋと７７にのと
きの信号遅延の実測結果を第９図に示す。７７にでは、
３００にのときに比べて電力がわずかに増加するものの
、演算速度が約２倍速くなることが明らかである。なお
、■印は、従来のＥＣＬ型ＣＰＵについての結果である
。この第９図よりわかるように、その最高性能は同一計
算機規模で比べて、電力では従来型の】／３０、演算速
度で２．２倍の高速となっている。すなわち、ＣＭＯ３
を基本素子とするＣＰＵを冷却することにした本発明の
電子計算機は、従来型に比べて、電力、速度ともに改善
されており、特に電力性能において飛躍的に優れている
。
次に、電子計算機の主記憶装置をＭＯＳメモリなどの半
導体デバイスでその基本素子を構成する場合に、低温に
冷却することの利点について述べる。第１０図に実験結
果を示すように、記憶ノードの拡散層容量に蓄えられた
情報電荷は、低温下ではかなりの長時間にわたって充電
されたままに保持される。３００にでの電荷保持時間が
約１秒であるのに対し、２００ Ｋでは５Ｘ１０′′秒
（１３８時間）に達することがこの実験結果より得られ
た。このような良好な電荷保持特性が得られるのは、接
合ダイオードの逆方向リーク電流値が低温下では極めて
小さくなるためと考えられる。電荷保持時間１０年（与
３．２Ｘ１０″秒）を実現するには、本メモリを１７０
に以下に冷却すれば良いことが明らかである口従来、Ｄ
ＲＡ Ｍ （Ｄ ｙｎａｍｉｃ Ｒａｎｄｏｍ Ａ
ｃｃｅｓｓＭｅｍｏｒｙ、ダイナミック・ランダム・ア
クセス・メモリ）では記憶ノードに電荷を蓄積しても数
秒以内に放電してしまうため、周期的な書き込み動作（
リフレッシュ）を行って情報電荷を保持していた。この
ためＤＲＡＭを基本素子に用いている従来型計算機の主
記憶装置では、多大のリフレッシュ電力の消費を余儀な
くされていた。これに対し１本発明の電子計算機の主記
憶装置はＭＯＳメモリを基本素子に用い、かつ、この主
記憶装置を冷却手段によって１７０に以下に冷却したも
ので、情報電荷の周期的リフレッシュが不要となり、主
記憶装置の大幅な低電力化が可能となる。また、リフレ
ッシュ回路が不要となるので回路数を低減できるという
利点もある。
導体デバイスでその基本素子を構成する場合に、低温に
冷却することの利点について述べる。第１０図に実験結
果を示すように、記憶ノードの拡散層容量に蓄えられた
情報電荷は、低温下ではかなりの長時間にわたって充電
されたままに保持される。３００にでの電荷保持時間が
約１秒であるのに対し、２００ Ｋでは５Ｘ１０′′秒
（１３８時間）に達することがこの実験結果より得られ
た。このような良好な電荷保持特性が得られるのは、接
合ダイオードの逆方向リーク電流値が低温下では極めて
小さくなるためと考えられる。電荷保持時間１０年（与
３．２Ｘ１０″秒）を実現するには、本メモリを１７０
に以下に冷却すれば良いことが明らかである口従来、Ｄ
ＲＡ Ｍ （Ｄ ｙｎａｍｉｃ Ｒａｎｄｏｍ Ａ
ｃｃｅｓｓＭｅｍｏｒｙ、ダイナミック・ランダム・ア
クセス・メモリ）では記憶ノードに電荷を蓄積しても数
秒以内に放電してしまうため、周期的な書き込み動作（
リフレッシュ）を行って情報電荷を保持していた。この
ためＤＲＡＭを基本素子に用いている従来型計算機の主
記憶装置では、多大のリフレッシュ電力の消費を余儀な
くされていた。これに対し１本発明の電子計算機の主記
憶装置はＭＯＳメモリを基本素子に用い、かつ、この主
記憶装置を冷却手段によって１７０に以下に冷却したも
ので、情報電荷の周期的リフレッシュが不要となり、主
記憶装置の大幅な低電力化が可能となる。また、リフレ
ッシュ回路が不要となるので回路数を低減できるという
利点もある。
次に、ＣＰＵ及び主記憶装置の冷却に際して、断熱膨張
を原理とする冷凍機を用いることの利点について述べる
。計算機を冷却することにした高速計算機の公知例とし
ては、前出のジョセフソンコンピュータがある。この公
知例では、ＣＰＵとメモリカードを液体ヘリウムに直接
浸し、蒸発ガスの液化を２段の膨張機と３個の熱交換器
及びＪＴ（ジュールトムソン）弁とによって行っている
。
を原理とする冷凍機を用いることの利点について述べる
。計算機を冷却することにした高速計算機の公知例とし
ては、前出のジョセフソンコンピュータがある。この公
知例では、ＣＰＵとメモリカードを液体ヘリウムに直接
浸し、蒸発ガスの液化を２段の膨張機と３個の熱交換器
及びＪＴ（ジュールトムソン）弁とによって行っている
。
しかし、上記のような冷却方式では、クローズド式には
なっているものの、冷却運転時にＪＴ弁の開度を調節す
る必要があり操作が複雑であること、また、ＣＰＵやメ
モリカードを交換する場合にヘリウムガスの噴出が不可
避であることなどの実用上の問題点がある。これに対し
て本発明実施例のように、ＣＰＵ及びメモリカードを、
膨張機によって冷却されたヘリウムガスを介して冷却す
るか、あるいは膨張機のコールドステーションに直接、
熱接触させて冷却するようにすれば、操作、保守、部品
交換が前出の従来方式に比べてはるかに簡便であるとい
う利点がある。ジョセフソンコンピュータでは、超電導
状態の実現のためにＩＯＫ以下の極低温が必要であるの
に対し、本発明の低温計算機は１７０に以下の低温化を
実現すればよく、冷却装置もはるかに簡便な構造を採用
できることになる。
なっているものの、冷却運転時にＪＴ弁の開度を調節す
る必要があり操作が複雑であること、また、ＣＰＵやメ
モリカードを交換する場合にヘリウムガスの噴出が不可
避であることなどの実用上の問題点がある。これに対し
て本発明実施例のように、ＣＰＵ及びメモリカードを、
膨張機によって冷却されたヘリウムガスを介して冷却す
るか、あるいは膨張機のコールドステーションに直接、
熱接触させて冷却するようにすれば、操作、保守、部品
交換が前出の従来方式に比べてはるかに簡便であるとい
う利点がある。ジョセフソンコンピュータでは、超電導
状態の実現のためにＩＯＫ以下の極低温が必要であるの
に対し、本発明の低温計算機は１７０に以下の低温化を
実現すればよく、冷却装置もはるかに簡便な構造を採用
できることになる。
さらに、本発明における冷却手段として、主冷凍機と、
これより小型の副冷凍機との２つを備えた構成とし、夜
間などで電子計算機の使用が急減または中断して、ＣＰ
Ｕやメモリカードでの発熱量が小量にとどまった時、小
型の副冷凍機の方に切換えて被冷却部を冷却するように
すれば、冷凍システムの電力が大幅に節約できることに
なる。
これより小型の副冷凍機との２つを備えた構成とし、夜
間などで電子計算機の使用が急減または中断して、ＣＰ
Ｕやメモリカードでの発熱量が小量にとどまった時、小
型の副冷凍機の方に切換えて被冷却部を冷却するように
すれば、冷凍システムの電力が大幅に節約できることに
なる。
以下、本発明の実施例を図面により説明する。
第１図に第１の実施例のブロック構成図を示す。
第１図において、１は０ＭＯ８ＬＳＩを基本素子とする
プロセッサ即ち、ＣＰＵ、２はこのＣＰＵ１の一構成要
素であるところの高速記憶装置（ＭＯＳメモリ使用）、
３は主記憶装置、４はＭｏＳメモリを基本素子として、
かつ、１７０に以下に冷却することにした不揮発主記憶
装置、５は記憶制御装置、６は入出カプロセッサ、７は
ディスク（ＭＴ）装置、８はサービスプロセッサ、９は
コンソール装置である。１０はソルベーサイクルを用い
た蓄冷器式の主冷凍機の膨張機、１１はその駆動部、１
３は真空容器であり、１２は圧縮機、１９は熱交換用の
ヘリウムガス（冷媒）、１４はこのヘリウムガス１９を
冷却部に転送するための冷媒転送チューブ、１５はＣＰ
ＵＩ及び冷却ヘリウムガスを収納する真空容器、１６は
不揮発主記憶装置及び冷却ヘリウムガスを収納する真空
容器である。１７．１８はそれぞれ、入出力配線を真空
容器１５．１６内に導入するための入出力インターフェ
ースである。２０は保冷用冷凍機の小型膨張機である。
プロセッサ即ち、ＣＰＵ、２はこのＣＰＵ１の一構成要
素であるところの高速記憶装置（ＭＯＳメモリ使用）、
３は主記憶装置、４はＭｏＳメモリを基本素子として、
かつ、１７０に以下に冷却することにした不揮発主記憶
装置、５は記憶制御装置、６は入出カプロセッサ、７は
ディスク（ＭＴ）装置、８はサービスプロセッサ、９は
コンソール装置である。１０はソルベーサイクルを用い
た蓄冷器式の主冷凍機の膨張機、１１はその駆動部、１
３は真空容器であり、１２は圧縮機、１９は熱交換用の
ヘリウムガス（冷媒）、１４はこのヘリウムガス１９を
冷却部に転送するための冷媒転送チューブ、１５はＣＰ
ＵＩ及び冷却ヘリウムガスを収納する真空容器、１６は
不揮発主記憶装置及び冷却ヘリウムガスを収納する真空
容器である。１７．１８はそれぞれ、入出力配線を真空
容器１５．１６内に導入するための入出力インターフェ
ースである。２０は保冷用冷凍機の小型膨張機である。
２１．２２は主冷凍機による冷却と、保冷用冷凍機によ
る冷却とを切換える切換えバルブである。
る冷却とを切換える切換えバルブである。
第１図実施例は次のように動作する。ＣＰＵＩは、主冷
凍機の膨張機１０によって冷却されたヘリウムガス１９
によって１７０に以下に冷却される。この冷却によって
ＣＭＯＳデバイスのキャリア移動度が増加し、配線抵抗
、容量も減少するため、ＣＰＵＩの演算速度は約２倍速
くなる。その実測結果を第９図に示した。この最高性能
は、同一規模で比較して、ＣＰＵ電力で従来型の１７３
０、演算速度で２．２倍の高速化となっている。また不
揮発主記憶装置４の電力は、１７０に以下に冷却したこ
とでリフレッシュ電力の消費がなくなり、従来型電力の
１７３に低減した。また、本実施例の冷凍方式は蓄冷器
式冷凍機によって冷却されたヘリウムガスをＣＰＵＩの
部分及び不揮発主記憶装置４の部分に転送して、各部を
冷却するもので、ジョセフソンコンピュータにおいて提
案された従来法に比べて、操作、保守、部品交換がはる
かに簡便である。さらに、夜間などでＣＰＵ発熱量が急
減した時は、切換えバルブ２２を閉じて主冷凍機の膨張
機１０の運転を中断し、切換えバルブ２１を開いて保冷
用冷凍機の小型膨張機２０による保冷を行うようにすれ
ば、冷却システムの消費電力を大幅に節約することがで
きる。
凍機の膨張機１０によって冷却されたヘリウムガス１９
によって１７０に以下に冷却される。この冷却によって
ＣＭＯＳデバイスのキャリア移動度が増加し、配線抵抗
、容量も減少するため、ＣＰＵＩの演算速度は約２倍速
くなる。その実測結果を第９図に示した。この最高性能
は、同一規模で比較して、ＣＰＵ電力で従来型の１７３
０、演算速度で２．２倍の高速化となっている。また不
揮発主記憶装置４の電力は、１７０に以下に冷却したこ
とでリフレッシュ電力の消費がなくなり、従来型電力の
１７３に低減した。また、本実施例の冷凍方式は蓄冷器
式冷凍機によって冷却されたヘリウムガスをＣＰＵＩの
部分及び不揮発主記憶装置４の部分に転送して、各部を
冷却するもので、ジョセフソンコンピュータにおいて提
案された従来法に比べて、操作、保守、部品交換がはる
かに簡便である。さらに、夜間などでＣＰＵ発熱量が急
減した時は、切換えバルブ２２を閉じて主冷凍機の膨張
機１０の運転を中断し、切換えバルブ２１を開いて保冷
用冷凍機の小型膨張機２０による保冷を行うようにすれ
ば、冷却システムの消費電力を大幅に節約することがで
きる。
第２図に本発明の第２の実施例を示す。ここでは、ＭＯ
Ｓメモリよりなる高速記憶装置２を含むＣＭＯ８型ＣＰ
ＵＩと、ＭＯＳメモリよりなる不揮発主記憶装置４をと
もに真空容器１５の内部に収納した。これらの冷却は、
第１図実施例の場合と同様に、主冷凍機の膨張機】０に
よって冷却したヘリウムガス１９を真空容器１５の内部
に転送して行う。
Ｓメモリよりなる高速記憶装置２を含むＣＭＯ８型ＣＰ
ＵＩと、ＭＯＳメモリよりなる不揮発主記憶装置４をと
もに真空容器１５の内部に収納した。これらの冷却は、
第１図実施例の場合と同様に、主冷凍機の膨張機】０に
よって冷却したヘリウムガス１９を真空容器１５の内部
に転送して行う。
２３はヘリウムガスを強制的に対流させるためのファン
である。ヘリウムガスを強制的に対流させることで、自
然対流時に比べてガスの熱抵抗を１／３以下に下げるこ
とができ、放熱性を３倍以上改善できた。第１図実施例
と同じ機能をもつ部品には＝１１− 同じ符号を用いており、夜間などでＣＰＵ発熱量が急減
した場合に、切換えバルブ２１．２２を操作して保冷用
冷凍機の小型膨張機２０に切換える方式も同様に用いる
ことができる。
である。ヘリウムガスを強制的に対流させることで、自
然対流時に比べてガスの熱抵抗を１／３以下に下げるこ
とができ、放熱性を３倍以上改善できた。第１図実施例
と同じ機能をもつ部品には＝１１− 同じ符号を用いており、夜間などでＣＰＵ発熱量が急減
した場合に、切換えバルブ２１．２２を操作して保冷用
冷凍機の小型膨張機２０に切換える方式も同様に用いる
ことができる。
第３図に第３の実施例を示す。これは、第２の実施例に
さらに、次の特徴を加えたものである。
さらに、次の特徴を加えたものである。
即ち、真空容器１５の中に液体窒素２４を入れて、この
中に、高速記憶装置２を含むＣＭＯ８型Ｏ８Ｕ１と、Ｍ
ＯＳメモリよりなる不揮発主記憶袋Ｗ４を浸す構成とし
たものである。この結果、上記被冷却部は常に一定温度
（液体窒素温度ニア７Ｋ）に保持されるという利点があ
る。このとき、もう一つの冷媒であるところのヘリウム
ガス１９は、主冷凍機の膨張機１０または保冷用冷凍機
の膨張機２０によって７７に以下に冷却されるので、上
記液体窒素２４は気化せず一定容量に保持される。
中に、高速記憶装置２を含むＣＭＯ８型Ｏ８Ｕ１と、Ｍ
ＯＳメモリよりなる不揮発主記憶袋Ｗ４を浸す構成とし
たものである。この結果、上記被冷却部は常に一定温度
（液体窒素温度ニア７Ｋ）に保持されるという利点があ
る。このとき、もう一つの冷媒であるところのヘリウム
ガス１９は、主冷凍機の膨張機１０または保冷用冷凍機
の膨張機２０によって７７に以下に冷却されるので、上
記液体窒素２４は気化せず一定容量に保持される。
第４図に第４の実施例を示す。これは、第３の実施例と
比較して次の点が異なる。即ち、第４図実施例では、蓄
冷式冷凍機の駆動部１１と膨張機１０を真空容器１５に
直接的に接続し、冷媒転送チューブを介さずに、膨張機
１０によって真空容器１５内のヘリウムガス１９を冷却
する構成とする。２５．２６は膨張機１０の取付部、導
入部である。本実施例により、前例における冷媒転送チ
ューブを除き、膨張機と計算機の被冷却部との距離を短
縮したので、冷却効率の改善が可能となった。
比較して次の点が異なる。即ち、第４図実施例では、蓄
冷式冷凍機の駆動部１１と膨張機１０を真空容器１５に
直接的に接続し、冷媒転送チューブを介さずに、膨張機
１０によって真空容器１５内のヘリウムガス１９を冷却
する構成とする。２５．２６は膨張機１０の取付部、導
入部である。本実施例により、前例における冷媒転送チ
ューブを除き、膨張機と計算機の被冷却部との距離を短
縮したので、冷却効率の改善が可能となった。
次に、ＣＰＵＩの詳細構成例を示す回路ブロック図を第
５図に、第５図中の汎用演算回路１０１の内部構成ブロ
ック図を第６図（ａ）に、浮動小数点演算回路１０２の
内部構成ブロック図を第６図（ｂ）に、命令制御回路１
０３の内部構成ブロック図を第６図（ｃ）に示した。こ
れらの１．０１．１．０２．１０３の回路は、いずれも
その回路構成の基本素子にＣＭＯＳトランジスタを用い
ることができ、したがって、本発明における冷却対象と
なる。さらに、第７図に記憶制御装置５の内部構成ブロ
ック図を示した。記憶制御装置５と、ＣＰＵＩ中の高速
記憶装置２においては、その回路構成の基本素子にＭＯ
Ｓトランジスタを用いることができ、前述の本発明実施
例においては、高速記憶装置２は冷却することとしたが
、記憶制御装置５は冷却しないこととした。
５図に、第５図中の汎用演算回路１０１の内部構成ブロ
ック図を第６図（ａ）に、浮動小数点演算回路１０２の
内部構成ブロック図を第６図（ｂ）に、命令制御回路１
０３の内部構成ブロック図を第６図（ｃ）に示した。こ
れらの１．０１．１．０２．１０３の回路は、いずれも
その回路構成の基本素子にＣＭＯＳトランジスタを用い
ることができ、したがって、本発明における冷却対象と
なる。さらに、第７図に記憶制御装置５の内部構成ブロ
ック図を示した。記憶制御装置５と、ＣＰＵＩ中の高速
記憶装置２においては、その回路構成の基本素子にＭＯ
Ｓトランジスタを用いることができ、前述の本発明実施
例においては、高速記憶装置２は冷却することとしたが
、記憶制御装置５は冷却しないこととした。
もちろん、記憶制御装置５を冷却する構成とすることも
、あるいは高速記憶装置２を冷却しない構成とすること
も可能であり、少なくともＣＭＯＳトランジスタを基本
素子として用いる回路部分を冷却する構成とすることに
より、本発明による効果は生じる。
、あるいは高速記憶装置２を冷却しない構成とすること
も可能であり、少なくともＣＭＯＳトランジスタを基本
素子として用いる回路部分を冷却する構成とすることに
より、本発明による効果は生じる。
本発明によれば、ＣＭＯＳトランジスタを基本素子とす
る回路を有するＣＰＵを１７０に以下に冷却することで
、電力消費量が従来型よりも小さく、また演算速度が従
来型よりも速い電子計算を実現できる。冷却温度を７７
Ｋ（液体窒素温度）以下とした本発明計算機の最高性能
は、同一規模の計算機で比較して、電力消費量が１／３
０以下になり、演算速度が２．２倍となっている。また
、本発明によれば、不揮発主記憶装置の電力消費量は、
従来型に比べてリフレッシュ電力分を節約でき、この結
果、従来型の場合の電力消費量の１７３に低減する。
る回路を有するＣＰＵを１７０に以下に冷却することで
、電力消費量が従来型よりも小さく、また演算速度が従
来型よりも速い電子計算を実現できる。冷却温度を７７
Ｋ（液体窒素温度）以下とした本発明計算機の最高性能
は、同一規模の計算機で比較して、電力消費量が１／３
０以下になり、演算速度が２．２倍となっている。また
、本発明によれば、不揮発主記憶装置の電力消費量は、
従来型に比べてリフレッシュ電力分を節約でき、この結
果、従来型の場合の電力消費量の１７３に低減する。
さらに、ＣＰＵおよび主記憶装置の冷却に際し、断熱膨
張を原理とした冷凍機による熱吸収を直接用いる構成と
すれば、ジョセフソン計算機で提案された従来型に比べ
て、操作、保守、部品交換が極めて簡便になる。また、
冷却手段を、冷却能力の大きい主冷却手段と、より小さ
い保冷用冷却手段との２段構成とすれば、夜間など電子
計算機の発熱量が減少した時は保冷用冷却手段のみで被
冷却部を低温に保つことができ、これによって電力消費
量をさらに大幅に節減することが可能となる。
張を原理とした冷凍機による熱吸収を直接用いる構成と
すれば、ジョセフソン計算機で提案された従来型に比べ
て、操作、保守、部品交換が極めて簡便になる。また、
冷却手段を、冷却能力の大きい主冷却手段と、より小さ
い保冷用冷却手段との２段構成とすれば、夜間など電子
計算機の発熱量が減少した時は保冷用冷却手段のみで被
冷却部を低温に保つことができ、これによって電力消費
量をさらに大幅に節減することが可能となる。
第１図は本発明の第１の実施例を示す図、第２図、第３
図、第４図はそれぞれ本発明の第２．第３、第４の実施
例を示す図、第５図は本発明において冷却対象となる計
算処理装置（ＣＰ Ｕ）の回路ブロック図の一例、第６
図（ａ） 、 （ｂ） 、 （ｃ）はそれぞれ第５図中
の詳細図、第７図は第５図中の記憶制御装置の詳細図、
第８図はＣＭＯ８回路の低温性能を示す図、第９図は冷
却によるＣＰＵ性能の変化を示す図、第１０図は不揮発
主記憶装置の情報電荷保持特性の冷却による効果を説明
する図である。 く符号の説明〉 １・・・Ｃ：ＰＵ （計算処理装置） ２・・・高速記憶装置 ３・・・主記憶装置４・・
・不揮発主記憶装置 ５・・・記憶制御装置１０・・・
主冷凍機の膨張機 １１・・・主冷凍機の駆動部１４・
・・冷媒転送チューブ １５．１６・・・真空容器１９
・・・ヘリウムガス ２０・・・保冷用冷凍機の小型膨張機 ２１．２２・・・切換えバルブ ２４・・・液体窒素代
理人弁理士 中 村 純之助 牽６図 十６ 図 （Ｑ） オ６図 （ｂ） （Ｃ）
図、第４図はそれぞれ本発明の第２．第３、第４の実施
例を示す図、第５図は本発明において冷却対象となる計
算処理装置（ＣＰ Ｕ）の回路ブロック図の一例、第６
図（ａ） 、 （ｂ） 、 （ｃ）はそれぞれ第５図中
の詳細図、第７図は第５図中の記憶制御装置の詳細図、
第８図はＣＭＯ８回路の低温性能を示す図、第９図は冷
却によるＣＰＵ性能の変化を示す図、第１０図は不揮発
主記憶装置の情報電荷保持特性の冷却による効果を説明
する図である。 く符号の説明〉 １・・・Ｃ：ＰＵ （計算処理装置） ２・・・高速記憶装置 ３・・・主記憶装置４・・
・不揮発主記憶装置 ５・・・記憶制御装置１０・・・
主冷凍機の膨張機 １１・・・主冷凍機の駆動部１４・
・・冷媒転送チューブ １５．１６・・・真空容器１９
・・・ヘリウムガス ２０・・・保冷用冷凍機の小型膨張機 ２１．２２・・・切換えバルブ ２４・・・液体窒素代
理人弁理士 中 村 純之助 牽６図 十６ 図 （Ｑ） オ６図 （ｂ） （Ｃ）
Claims (1)
- 【特許請求の範囲】 １、ＣＭＯＳトランジスタを基本回路素子に用いる計算
処理装置とＭＯＳトランジスタを基本回路素子に用いる
記憶装置とを有し、上記トランジスタ構成回路のうちの
少なくともＣＭＯＳトランジスタで構成される回路部分
を１７０Ｋ以下に冷却する冷却手段を備えたことを特徴
とするクライオＣＭＯＳ電子計算機。 ２、前記冷却手段は、断熱膨張を動作原理とする膨張機
によって冷却される冷媒により冷却する冷却手段である
ことを特徴とする特許請求の範囲第１項記載のクライオ
ＣＭＯＳ電子計算機。 ３、前記冷却手段は、主冷却装置と、冷却能力がより小
さい保冷用冷却装置と、これらの２つの冷却装置を被冷
却部の発熱量に応じて切換える切換え装置とを備えて成
ることを特徴とする特許請求の範囲第１項あるいは第２
項記載のクライオＣＭＯＳ電子計算機。 ４、前記計算処理装置は、内含する汎用演算回路、浮動
小数点演算回路および命令制御回路がＣＭＯＳトランジ
スタを基本素子に用いる回路であり、これらの回路部分
が１７０Ｋ以下に冷却されることを特徴とする特許請求
の範囲第１項記載のクライオＣＭＯＳ電子計算機。 ５、前記冷媒がヘリウムガスであることを特徴とする特
許請求の範囲第２項記載のクライオＣＭＯＳ電子計算機
。 ６、前記主冷却装置がヘリウムガスを冷媒に用いる冷却
装置で前記保冷用冷却装置が液体窒素を冷媒に用いる冷
却装置であることを特徴とする特許請求の範囲第３項記
載のクライオＣＭＯＳ電子計算機。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61197075A JP2651141B2 (ja) | 1986-08-25 | 1986-08-25 | クライオｃｍｏｓ電子計算機 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61197075A JP2651141B2 (ja) | 1986-08-25 | 1986-08-25 | クライオｃｍｏｓ電子計算機 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6353625A true JPS6353625A (ja) | 1988-03-07 |
| JP2651141B2 JP2651141B2 (ja) | 1997-09-10 |
Family
ID=16368300
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61197075A Expired - Fee Related JP2651141B2 (ja) | 1986-08-25 | 1986-08-25 | クライオｃｍｏｓ電子計算機 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2651141B2 (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6061992A (ja) * | 1983-09-14 | 1985-04-09 | Nec Corp | 擬似スタティックメモリ |
| JPS60154657A (ja) * | 1984-01-25 | 1985-08-14 | Hitachi Ltd | 低温用半導体装置 |
-
1986
- 1986-08-25 JP JP61197075A patent/JP2651141B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6061992A (ja) * | 1983-09-14 | 1985-04-09 | Nec Corp | 擬似スタティックメモリ |
| JPS60154657A (ja) * | 1984-01-25 | 1985-08-14 | Hitachi Ltd | 低温用半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2651141B2 (ja) | 1997-09-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5987890A (en) | Electronic component cooling using a heat transfer buffering capability | |
| Schmidt et al. | High-end server low-temperature cooling | |
| Min et al. | CryoCache: A fast, large, and cost-effective cache architecture for cryogenic computing | |
| Wang et al. | DRAM retention at cryogenic temperatures | |
| CN100447707C (zh) | 用于切换可逆的两相和制冷回路的方法和系统 | |
| US20160161155A1 (en) | Hybrid heat transfer system | |
| US7218519B2 (en) | Thermal management arrangement with a low heat flux channel flow coupled to high heat flux channels | |
| Little | Microminiature refrigerators for Joule-Thomson cooling of electronic chips and devices | |
| JPS6353625A (ja) | クライオｃｍｏｓ電子計算機 | |
| TW202537366A (zh) | 用於可變溫度資料中心架構的系統及方法 | |
| JPS63298422A (ja) | 低温電子計算機 | |
| JP4409828B2 (ja) | ガス液化装置 | |
| JPH02103348A (ja) | 磁気冷凍装置 | |
| JP4966956B2 (ja) | 半導体装置 | |
| CN217114550U (zh) | 一种无人机电池保温散热装置 | |
| JP2001280774A (ja) | 電気機器の冷却システム | |
| Park et al. | Analysis of Refrigeration Requirements of Digital Processors in Subambient Temperatures | |
| US12615752B2 (en) | Stacked SRAM with shared wordline connection | |
| US20240008239A1 (en) | Stacked sram with shared wordline connection | |
| JPH01121915A (ja) | 超電導電子計算機 | |
| Gupta et al. | Optimization of hybrid JJ/CMOS memory operating temperatures | |
| Gaensslen | Liquid nitrogen cooled CMOS | |
| JP7057710B2 (ja) | 冷却システム | |
| Ellsworth Jr et al. | Performance of a mixed-refrigerant system designed for computer cooling | |
| Mohler et al. | A 4-Mb low-temperature DRAM |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |