JPS6353636B2 - - Google Patents

Info

Publication number
JPS6353636B2
JPS6353636B2 JP54113256A JP11325679A JPS6353636B2 JP S6353636 B2 JPS6353636 B2 JP S6353636B2 JP 54113256 A JP54113256 A JP 54113256A JP 11325679 A JP11325679 A JP 11325679A JP S6353636 B2 JPS6353636 B2 JP S6353636B2
Authority
JP
Japan
Prior art keywords
data
information
memory
page
rewriting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP54113256A
Other languages
English (en)
Other versions
JPS5637883A (en
Inventor
Ryoji Imazeki
Micha Inoe
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fanuc Corp
Original Assignee
Fanuc Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fanuc Corp filed Critical Fanuc Corp
Priority to JP11325679A priority Critical patent/JPS5637883A/ja
Priority to DE8080303062T priority patent/DE3069673D1/de
Priority to EP80303062A priority patent/EP0026980B1/en
Publication of JPS5637883A publication Critical patent/JPS5637883A/ja
Priority to US06/564,208 priority patent/US4517663A/en
Publication of JPS6353636B2 publication Critical patent/JPS6353636B2/ja
Granted legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/02—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements
    • G11C19/08—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements using thin films in plane structure
    • G11C19/0875—Organisation of a plurality of magnetic shift registers
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operations
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1415—Saving, restoring, recovering or retrying at system level
    • G06F11/1435—Saving, restoring, recovering or retrying at system level using file system or storage system metadata
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C14/00—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Library & Information Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)

Description

【発明の詳細な説明】 本発明は情報書き替え方式に係り、特に１アク
セス単位の記憶情報の書き替え動作が消去サイク
ルと書き込みサイクルとから成る不揮発性の記憶
装置に適用して好適な情報書き替え方式に関す
る。
１アクセス単位の記憶情報の書き替え動作が消
去サイクルと書き込みサイクルとから構成される
不揮発性の記憶装置、たとえばメイジヤー・マイ
ナー・ループ構成のバブルメモリにおいては停電
対策が重要な課題となる。というのは、記憶情報
を書き替えようとした際に、停電が発生すると記
憶内容が消失する場合があるからである。一般
に、停電が発生しても書き替え動作がごく短時間
で完了する場合には、停電後、バツテリ等から電
源を供給することにより容易に、しかも比較的安
価な構成で記憶内容の消失を防ぐことができる。
しかし、磁気バブルメモリ等の如く消去サイクル
と書き込みサイクルの間隔が長い場合には、書き
替えが完了するまでの長時間、電源を供給し続け
るのは困難であり、たとえ可能であつても一般に
高価な装置を必要とする。
従つて、本発明は、書き替え処理に長い時間を
必要とする不揮発生記憶装置において、書き替え
処理中に停電が発生しても記憶内容を保護できる
安価な構成の情報書き替え方式を提供することを
目的とする。
以下、本発明の実施例を図面に従つて詳細に説
明する。
第１図はメイジヤー・マイナー・ループ構成の
磁気バブルメモリの情報読出及び書き替え動作を
説明する説明図である。
第１図においてm1，m2，m3…mNは記憶領域
となる総計Ｎ個のマイナー・ループであり、それ
ぞれのマイナー・ループは2Mビツトのバブルド
メイン転送トラツクにより閉ループが構成されて
おり、たとえばＴバーパターンの連続したループ
である。
BGはバブル発生器、BEはバブル吸収器、
MLRは読取専用メイジヤー・ライン、MLWは
書き込み専用メイジヤー・ラインである。各マイ
ナーループm1，m2…mNの一端はメイジヤー・ラ
インMLR、MLWとそれぞれ接しており、トラ
ンスフアTFRからのトランスフア指令により、
丁度そのとき読取専用メイジヤー・ラインMLR
に接する位置にあつたマイナー・ループm1，m2
…mN中のバブルドメイン（図中の黒丸）が該読
取専用メイジヤー・ラインMLR中に転送される。
又、トランスフアTFWからのトランスフア指令
により、書き込み専用メイジヤー・ラインMLW
に書込まれているバブルメイン（図中黒丸）が該
メイジヤー・ラインMLWに接する位置において
マイナー・ループm1，m2…mN中に転送される。
次に読出処理及び書き替え処理について説明す
る。
Ｎビツトからなる１アクセス単位の記憶情報の
読出に際して、まず、Ｎ本のマイナー・ループ
m1，m2，…mN中のバブルドメインが並列的にト
ランスフア指令により読取専用メイジヤー・ライ
ンMLRに転送される。尚、第１図の磁気バブル
メモリにおいて、１アクセス単位の記憶情報と
は、各マイナー・ループmi（ｉ＝１，２，…Ｎ）
に記憶されている2Mビツトの情報をｂ（ｉ、１）、
ｂ（ｉ、２）…ｂ（ｉ、2M−１）、ｂ（ｉ，2M）と
すれば｛ｂ（１、ｊ）、ｂ（２、ｊ）…ｂ（Ｎ、ｊ）｝
但し、ｊ＝１，２…2Mより成るＮビツトの情報
をいう。そして、この１アクセス単位の記憶情報
は一般に頁と称される。
ついで、読取専用メイジヤー・ラインMLRに
転送されたバブルドメインは該メイジヤー・ライ
ンMLR中を順次１ビツトづつシフトし、直列的
に出力される。従つて、読取専用メイジヤー・ラ
インMLRの出口に例えば磁気抵抗効果形のバル
ル検出器BDを設けておけば、該検出器BDによ
りバブルの有無が検出されて読出が行われる。
尚、この読出しにおいては、マイナー・ループ
m1，m2，…mN中の１アクセス単位のバブルドメ
インが消失する破壊読出しと、消失しない非破壊
読出しとがあるがあるが、通常の読出しに際して
は非破壊読出しが行われる。
一方、情報の書き替えは、まず破壊読出しによ
り、マイナー・ループm1，m2…mN中の所望の１
アクセス単位の情報を消去する（消去サイクル）。
さて、マイナー・ループm1〜mNは2Mビツトよ
り成り、又読出専用メイジヤー・ラインMLRと
書込み専用メイジヤ・ラインMLWの間隔がＭビ
ツトであるから回転磁界２・Ｍサイクルにより、
各マイナー・ループm1〜mN中のバブルドメイン
は丁度１周し、又、回転磁界Ｍサイクルで読出専
用メイジヤー・ラインMLRに接した位置にあつ
たマイナー・ループm1〜mNの記憶情報が書き込
み専用メイジヤー・ラインMLWに接する位置に
来る。
従つて、破壊読出し後であつて回転磁界のＭサ
イクル後に予め書き込み専用メイジヤー・ライン
MLWに用意しておいてＮビツトの情報をトラン
スフアTFWからのトランスフア指令により並列
的に各マイナー・ループm1〜mNに転送すれば、
破壊読出により破壊された位置（オール“Ｏ”の
位置）に新情報が書き込まれて（書き込みサイク
ル）、書き替え処理が終了する。
以上から明らかな如く、メイジヤー・マイナ
ー・ループ構成の磁気バブルメモリは、Ｎビツト
のアクセス単位で読み書きされ、書き替えに際し
ては消去サイクル後、書き込みサイクルが完了す
る迄に、回転磁界Ｍサイクル分相当の長い時間を
必要とする。
第２図は本発明に係る情報書き替え方式を説明
するブロツク図である。
図中、１は磁気バブルメモリであり、加工プロ
グラム等を記憶している。１a′，１a″，１ａは
頁部であり、加工プログラムは頁単位に分割され
て該頁部１a′，１a″…に記憶され、この頁単位で
データの読み書きが行われる。尚、頁部１a′，１
a″…には次に読出すべき頁の頁アドレス（ポイン
タ）が記憶されている。たとえば、頁部１a′，１
a″，１ａ…の頁アドレスがP0，P1，P2…であ
り、又、頁部１a′，１a″，１ａ…の順序で、加
工データを読出すものとすれば、頁部１a′には頁
アドレスP1が、頁部１a″には頁アドレスP2が…
記憶されている。１ｂはセーブ領域で、ある頁部
の記憶情報を書き替える際、前述の消去サイクル
に先立つて該記憶情報が退避され、これを一時的
に記憶する。１ｃは空頁情報（頁アドレスPiと空
頁の対応関係）を記憶する空頁記憶領域であり、
頁アドレスPi（ｉ＝0，1，2…）の頁部に加工データ
等の情報が書込まれていなければ“Ｏ”、加工デ
ータ等の情報が書込まれていれば“１”が書込ま
れる。１ｄは頁アドレスとシーケンスナンバの対
応関係を記憶するシーケンス・ナンバ記憶領域で
ある。尚、セーブ領域、空頁記憶領域、シーケン
ス・ナンバ記憶領域の頁アドレスはそれぞれPf、
Pe、Psである。２はメモリであり、ランダムア
クセスメモリRAMにより構成され磁気バブルメ
モリ１から読出した頁単位のデータ、修正情報、
修正すべきブロツクを指示するシーケンス・ナン
バ等を記憶する。３はコントロールプログラムを
記憶する読取り専用のコントロール・プログラ
ム・メモリである。４はマイクロプロセツサ等の
処理装置であり、コントロールプログラム及び加
工プログラムの指令に基いて所定の書き替え等の
編集処理、数値制御処理を実行する。５は数値制
御装置の操作盤であり、該操作盤上に設けられた
マニユアル・データ・インプツトスイツチMDI
より修正情報が入力される。即ち、該操作盤から
修正すべきブロツクを指示するシーケンス・ナン
バSNi；新数値制御データ；削除、追加、訂正を
指示する情報等が入力されメモリ２に転送記憶さ
れる。６はバブル・コントローラであり、処理装
置４からの指令に基いてバブルメモリ１から頁毎
にデータを読出し、又該バブルメモリ１へデータ
を書込む。尚、処理装置４からバブル・コントロ
ーラ６への指令は(イ)読み／書きすべき頁部の先頭
頁アドレス、(ロ)読み／書きすべき頁数、(ハ)読み／
書きの区別を示す情報等から成つている。７はダ
イレクト・メモリ・アクセスコントローラ
（DMACという）であり、処理装置４からの指令
に基いてメモリ２から読出したデータをバブル・
メモリ６へ、又バブルコントローラ６を介して読
出されたデータをメモリ２へそれぞれ転送する。
即ち、メモリ２からデータを読出して、該データ
をバブルメモリ１へ転送する場合には処理装置４
からDMACへメモリ２から読出すべきデータの
バイト数、読出すべきメモリ２の先頭番地が指令
される。これによりDMACはメモリ２の先頭番
地から順次データを１バイトづつ読出しバブル・
コントローラ６へ転送し、バブルコントローラは
DMACから送られてきたデータをバブルメモリ
１の所定の頁部に書込む。又、バブルメモリ１か
らバブル・コントローラ６により読出されたデー
タを、メモリ２へ転送、記憶させる場合には、処
理装置４からDMACへ、メモリ２へ書込むべき
データの総バイト数及び書込むべき先頭番地が指
令される。これによりバブルコントローラ６から
出力されたデータを１バイトづつメモリ２へ書込
む。９は共通のバス線である。
次に本発明の作用について説明する。尚、以下
の説明では加工プログラムのうちシーケンスナン
バSNiを有するブロツク情報を書き替えるものと
する。
操作盤５から修正情報（シーケンス・ナンバ
SNi、新ブロツク情報、訂正指示等）を入力し、
編集（書き替え）処理の開始を指示すれば、処理
装置（以後CPUという）４はコントロール・プ
ログラム・メモリに記憶されている書き替え処理
プログラムの制御下におかれる。
まず、CPU４はバブルコントローラ６にシー
ケンス・ナンバ記憶領域１ｄの先頭頁アドレス
“Ps”と頁数を指令すると共に、DMAC７にバブ
ルメモリ１から読出したデータを格納すべきメモ
リ２の先頭番地と総バイト数を指令する。バブ
ル・コントローラ６は頁アドレスPsが示すシーケ
ンスナンバ記憶領域１ｄからその記憶内容を頁単
位で直列的に読出しバイト単位に区切ると共に、
DMAC７にリクエストを出す。これにより
DMAC７はバブル・コントローラ６を介して読
出されたデータを指令されたメモリ２の先頭番地
から順次１バイトづつ記憶する。ついで、CPU
４は該読出した頁アドレスとシーケンス・ナンバ
との対応テーブルを用いて操作盤５から入力され
ているシーケンス・ナンバSNiが記憶されている
頁アドレスを検索する。頁アドレスが検索されゝ
ばCPU４はバブル・コントローラ６に該頁アド
レスと頁数を指令すると共に、DMAC７にバブ
ルメモリ１から読出したデータを格納すべき先頭
番地と総バイト数を指令する。尚、シーケンス・
ナンバSNiとSNi+1の２つのブロツク情報がバブ
ルメモリ１の頁アドレス“P0”に記憶されてい
るものとする。
以後、頁アドレスP0が示す頁部１a′から、前記
対応テーブルの読出しと同様手順で加工データが
読み出されメモリ２へ書き込まれる。
しかる後、CPU４はバブルコントローラ６に
セーブ領域１ｂの頁アドレス“Pf”と書込みバイ
ト数を指令すると共に、DMAC７にメモリ２か
ら読出すべきバイト数及び頁部１a′から読出した
加工データを記憶している領域の先頭番地を指令
する。これにより、頁部１a′から読出した加工デ
ータは読出しとは逆の順序でセーブ領域１ｂに書
込まれる。即ち、頁部１a′の記憶内容はセーブ領
域１ｂに退避されたことになる。
CPU４は上記頁部１a′の退避処理が終了すれ
ば、〈SNiの新ブロツク情報〉〈SNi+1の新ブロツ
ク情報〉の順に編集する。そして、CPU４はこ
れらの全情報がバブルメモリの１頁に格納するこ
とができれば、バブル・コントローラ６に頁部１
a′の頁アドレス“P0”と総書き込みバイト数を指
令し、又DMAC７にメモリ２から読出すべき総
バイト数及び、前記編集した新加工データを記憶
する先頭番地を指令し、該新加工データを頁部１
a′に書き込むべく指令する。バブルメモリへの書
き込みは、第１図において説明した通り、先ず消
去サイクルによつてバブルメモリ１a′の記憶内容
が消去され、その後前記編集した新加工データの
書き込みが行われる。
ところで、上記書き替え処理中に停電が生じて
も書き替え処理前に頁部１a′に記憶されていた記
憶情報は頁部１a′又はセーブ領域１ｂのいずれか
に必らず記憶されているため、記憶情報が消失す
ることはない。
たとえば、頁部１a′に記憶されている記憶情報
のセーブ領域１ｂへの退避完了前に停電が生じれ
ば、該記憶情報は頁部１a′に残つている。又、頁
部１a′に記憶されている記憶情報のセーブ領域１
ｂへの退避完了後であつて、書き替え処理の書き
込みサイクル完了前に停電が生じても、該記憶情
報はセーブ領域１ｂに残つている。従つて、後述
の回復処理により、セーブ領域１ｂの記憶情報を
頁部１a′へ回復させればよい。尚、以上の説明で
はブロツク情報を書き替える場合について説明し
たが本発明はこれに限るものではなく工具長、カ
ツタオフセツト量、バツクラツシユ量等のパラメ
ータを記憶する頁部の内容を書き替え場合にも適
用できる。
次に回復処理について説明する。
数値制御装置においては、加工プログラムと共
に早送り速度、加減速時間、工具長、カツタオフ
セツト量などのパラメータが予め磁気バブルメモ
リ１に記憶されている。今、カツタオフセツト量
を書き替えている場合において、書き替え処理の
消去サイクル完了後であつて書き込みサイクル完
了前に停電が生じたとする。このとき、カツタ・
オフセツト量を記憶している頁部の内容は消失
し、オール“Ｏ”となつている。ところで、オペ
レータはカツタ・オフセツト量を記憶している頁
部の内容がオール“Ｏ”となつているかどうかは
わからない。そこで、オール“Ｏ”のビツトパタ
ーンを禁止パターンとして、電源投入後又は作業
開始に先立つて、順次、セーブ領域を除くメモリ
の全領域の内容を読出し、その内容が禁止パター
ンと一致するか否かをチエツクする。禁止パター
ンが検出されゝば、該禁止パターンが読出された
頁部にセーブ領域１ｂの記憶情報を書き込み、旧
情報を回復させる。
以上の処理を第２図に従つて説明する。CPU
４は電源投入後又は作業開始に先立つてコントロ
ールプログラムの制御に基いて、まず、バブルコ
ントローラ６及びDMAC７を介してバブルメモ
リ１の先頭頁１a′の内容をメモリ２に読出す。し
かる後、メモリ２の内容が禁止パターンと一致し
ているかを検査し、一致しなければ順次、頁部１
a″，１ａ…とセーブ領域を除く全領域の記憶情
報を同様にメモリ２へ読出し禁止パターンと一致
するか否かの検査を行なう。上記検査により、た
とえば、頁アドレスPiが示す頁部より読出した情
報が禁止パターンと一致すれば、セーブ領域１ｂ
に退避してある情報をメモリ２へ読出し、しかる
後該情報を頁アドレス“Pi”の指示する頁部に書
込めば回復処理が終了する。
尚、以上の説明ではセーブ領域に変更前の旧情
報を退避させる場合について説明したが、新情報
をセーブ領域１ｂにセーブするようにしてもよ
い。
又、セーブ領域の大きさは１アクセス単位
（頁）に限らず複数頁とし、書き替え量が複数頁
にわたる場合、全旧情報又は新情報を該セーブ領
域にセーブするようにしてもよい。
更に、禁止パターンをオール“Ｏ”のビツトパ
ターンとしたが、消去後別のビツトパターンにな
れば該ビツトパターンを禁止パターンとする。
又、実施例では、読取専用メイジヤー・ライン
及び書き込み専用メイジヤー・ラインを有する磁
気バブルメモリに適用した場合について説明した
が書き替え処理が消去サイクルと書き込みサイク
ルにより行われる別の不揮発生メモリに適用でき
ることは明らかである。
以上、本発明によれば書き替え処理中に停電が
生じても記憶内容の消失を防止でき、装置の誤動
作をなくすことができる。
又、停電後に電源を長時間供給する高価な装置
を何等必要とせず、安価な装置を提供できる。
【図面の簡単な説明】
第１図はメイジヤー・マイナー・ループ構成の
磁気バブルメモリの情報読出及び書き替え動作を
説明する説明図、第２図は本発明に係る情報書き
替え方式を説明するブロツク図である。 m1，m2…mN……マイナー・ループ、MLR…
…読取専用メイジヤー・ループ、MLW……書き
込み専用メイジヤー・ループ、TFR，TFW……
トランスフア、BD……バブル検出器、１……磁
気バブルメモリ、１a′，１a″，１ａ……頁部、
１ｂ……セーブ領域、２……メモリ、３……コン
トロール・プログラム・メモリ、４……処理装
置、５……操作盤、６……バブル・コントロー
ラ、７……ダイレクト・メモリ・アクセス・コン
トローラ。

Claims (1)

    【特許請求の範囲】
  1. １ 複数の記憶領域を有し、メインメモリから該
    記憶領域に１アクセス単位の記憶情報の書き替え
    を行うに際し、該１アクセス単位で禁止パターン
    を書込む消去サイクルと書き込みサイクルとによ
    り情報の書き替えを行うバブルメモリにおける情
    報書き替え方式において、バブルメモリの記憶領
    域に情報を記憶する複数の頁部と書き替えを要す
    る更新情報を一時記憶せしめるセーブ領域とを設
    定する設定手段と、１アクセス単位の記憶情報の
    書き替え動作を行う場合に前記メインメモリから
    の更新情報を前記セーブ領域に記憶せしめる制御
    手段と、消去サイクルの１アクセス単位に書込ま
    れたパターンを検出する検出手段とを有し、前記
    記憶領域の頁部に記憶されている１アクセス単位
    の記憶情報の書き替え動作を行うにあたつて、前
    記制御手段により更新情報を一旦セーブ領域に記
    憶せしめた後、前記１アクセス単位に対して消去
    サイクルを実行し、前記検出手段が前記１アクセ
    ス単位の禁止パターンを検出した時、前記セーブ
    領域の内容を禁止パターンが読み出された記憶領
    域の頁部に書き込むことを特徴とする情報書き替
    え方式。
JP11325679A 1979-09-04 1979-09-04 Information rewrite system Granted JPS5637883A (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP11325679A JPS5637883A (en) 1979-09-04 1979-09-04 Information rewrite system
DE8080303062T DE3069673D1 (en) 1979-09-04 1980-09-03 Method of rewriting data in a magnetic bubble memory having a major-minor loop organisation
EP80303062A EP0026980B1 (en) 1979-09-04 1980-09-03 Method of rewriting data in a magnetic bubble memory having a major-minor loop organisation
US06/564,208 US4517663A (en) 1979-09-04 1983-12-22 Method of rewriting data in non-volatile memory, and system therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11325679A JPS5637883A (en) 1979-09-04 1979-09-04 Information rewrite system

Publications (2)

Publication Number Publication Date
JPS5637883A JPS5637883A (en) 1981-04-11
JPS6353636B2 true JPS6353636B2 (ja) 1988-10-25

Family

ID=14607532

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11325679A Granted JPS5637883A (en) 1979-09-04 1979-09-04 Information rewrite system

Country Status (4)

Country Link
US (1) US4517663A (ja)
EP (1) EP0026980B1 (ja)
JP (1) JPS5637883A (ja)
DE (1) DE3069673D1 (ja)

Families Citing this family (62)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6022438B2 (ja) * 1980-05-06 1985-06-01 松下電器産業株式会社 不揮発性メモリのリフレッシュ方式
DE3123444A1 (de) * 1981-06-12 1983-01-05 Siemens AG, 1000 Berlin und 8000 München Verfahren und anordnung zum nichtfluechtigen speichern des zaehlerstandes einer elektronischen zaehlschaltung
JPS5960667A (ja) * 1982-09-30 1984-04-06 Hitachi Ltd 磁気テ−プジヤ−ナルの判別方法
US4612640A (en) * 1984-02-21 1986-09-16 Seeq Technology, Inc. Error checking and correction circuitry for use with an electrically-programmable and electrically-erasable memory array
US4759020A (en) * 1985-09-25 1988-07-19 Unisys Corporation Self-healing bubble memories
DE3616895A1 (de) * 1986-05-20 1987-11-26 Bosch Gmbh Robert Verfahren zum abspeichern von daten
US5283907A (en) * 1986-05-20 1994-02-01 Robert Bosch Gmbh Process for safeguarding transfer of data from a temporary part into a main part of a non-volatile memory
JPS63223993A (ja) * 1987-03-13 1988-09-19 Toshiba Corp 携帯可能電子装置
US4974167A (en) * 1989-02-28 1990-11-27 Tektronix, Inc. Erasable data acquisition and storage instrument
US5239637A (en) * 1989-06-30 1993-08-24 Digital Equipment Corporation Digital data management system for maintaining consistency of data in a shadow set
US5210865A (en) * 1989-06-30 1993-05-11 Digital Equipment Corporation Transferring data between storage media while maintaining host processor access for I/O operations
DE69031443T2 (de) * 1989-06-30 1998-04-23 Digital Equipment Corp Verfahren und Anordnung zur Steuerung von Schattenspeichern
US5247618A (en) * 1989-06-30 1993-09-21 Digital Equipment Corporation Transferring data in a digital data processing system
US5375128A (en) * 1990-10-18 1994-12-20 Ibm Corporation (International Business Machines Corporation) Fast updating of DASD arrays using selective shadow writing of parity and data blocks, tracks, or cylinders
JP2710890B2 (ja) * 1991-11-13 1998-02-10 三田工業株式会社 メモリ指定制御装置
GB9307623D0 (en) * 1993-04-13 1993-06-02 Jonhig Ltd Data writing to eeprom
JP3017002B2 (ja) * 1993-12-03 2000-03-06 シャープ株式会社 ディジタル画像形成装置
JP3308386B2 (ja) * 1994-04-25 2002-07-29 ファナック株式会社 制御システム
EP0788051B1 (en) * 1996-01-31 2002-05-15 Kabushiki Kaisha Toshiba I/O control method having recovery function
FR2768256B1 (fr) * 1997-09-10 2001-01-19 Inside Technologies Procede d'enregistrement d'un mot binaire au moyen de cellules memoire du type programmable et effacable electriquement
DE19931184A1 (de) * 1999-07-07 2001-01-11 Bosch Gmbh Robert Verfahren und Vorrichtung zur Veränderung des Speicherinhalts von Steuergeräten
US6851082B1 (en) 2001-11-13 2005-02-01 Network Appliance, Inc. Concentrated parity technique for handling double failures and enabling storage of more than one parity block per stripe on a storage device of a storage array
US7346831B1 (en) 2001-11-13 2008-03-18 Network Appliance, Inc. Parity assignment technique for parity declustering in a parity array of a storage system
US7073115B2 (en) * 2001-12-28 2006-07-04 Network Appliance, Inc. Correcting multiple block data loss in a storage array using a combination of a single diagonal parity group and multiple row parity groups
US8402346B2 (en) * 2001-12-28 2013-03-19 Netapp, Inc. N-way parity technique for enabling recovery from up to N storage device failures
US7613984B2 (en) * 2001-12-28 2009-11-03 Netapp, Inc. System and method for symmetric triple parity for failing storage devices
US7640484B2 (en) * 2001-12-28 2009-12-29 Netapp, Inc. Triple parity technique for enabling efficient recovery from triple failures in a storage array
US6993701B2 (en) * 2001-12-28 2006-01-31 Network Appliance, Inc. Row-diagonal parity technique for enabling efficient recovery from double failures in a storage array
US7080278B1 (en) 2002-03-08 2006-07-18 Network Appliance, Inc. Technique for correcting multiple storage device failures in a storage array
US7200715B2 (en) * 2002-03-21 2007-04-03 Network Appliance, Inc. Method for writing contiguous arrays of stripes in a RAID storage system using mapped block writes
US7254813B2 (en) * 2002-03-21 2007-08-07 Network Appliance, Inc. Method and apparatus for resource allocation in a raid system
US7539991B2 (en) * 2002-03-21 2009-05-26 Netapp, Inc. Method and apparatus for decomposing I/O tasks in a raid system
US7437727B2 (en) * 2002-03-21 2008-10-14 Network Appliance, Inc. Method and apparatus for runtime resource deadlock avoidance in a raid system
US6976146B1 (en) 2002-05-21 2005-12-13 Network Appliance, Inc. System and method for emulating block appended checksums on storage devices by sector stealing
US7185144B2 (en) * 2003-11-24 2007-02-27 Network Appliance, Inc. Semi-static distribution technique
US7328364B1 (en) 2003-03-21 2008-02-05 Network Appliance, Inc. Technique for coherent suspension of I/O operations in a RAID subsystem
US7143235B1 (en) 2003-03-21 2006-11-28 Network Appliance, Inc. Proposed configuration management behaviors in a raid subsystem
US7664913B2 (en) * 2003-03-21 2010-02-16 Netapp, Inc. Query-based spares management technique
US7111147B1 (en) * 2003-03-21 2006-09-19 Network Appliance, Inc. Location-independent RAID group virtual block management
US7424637B1 (en) 2003-03-21 2008-09-09 Networks Appliance, Inc. Technique for managing addition of disks to a volume of a storage system
US7275179B1 (en) 2003-04-24 2007-09-25 Network Appliance, Inc. System and method for reducing unrecoverable media errors in a disk subsystem
US7810088B2 (en) * 2003-06-20 2010-10-05 Samsung Electronics Co., Ltd. Apparatus and method for performing a fail-safe over-the-air software update in a mobile station
US7328305B2 (en) * 2003-11-03 2008-02-05 Network Appliance, Inc. Dynamic parity distribution technique
US7366837B2 (en) * 2003-11-24 2008-04-29 Network Appliance, Inc. Data placement technique for striping data containers across volumes of a storage system cluster
US7263629B2 (en) * 2003-11-24 2007-08-28 Network Appliance, Inc. Uniform and symmetric double failure correcting technique for protecting against two disk failures in a disk array
US7647451B1 (en) 2003-11-24 2010-01-12 Netapp, Inc. Data placement technique for striping data containers across volumes of a storage system cluster
US20060075281A1 (en) * 2004-09-27 2006-04-06 Kimmel Jeffrey S Use of application-level context information to detect corrupted data in a storage system
US7398460B1 (en) 2005-01-31 2008-07-08 Network Appliance, Inc. Technique for efficiently organizing and distributing parity blocks among storage devices of a storage array
US8560503B1 (en) 2006-01-26 2013-10-15 Netapp, Inc. Content addressable storage system
US7822921B2 (en) 2006-10-31 2010-10-26 Netapp, Inc. System and method for optimizing write operations in storage systems
US7613947B1 (en) 2006-11-30 2009-11-03 Netapp, Inc. System and method for storage takeover
US7647526B1 (en) 2006-12-06 2010-01-12 Netapp, Inc. Reducing reconstruct input/output operations in storage systems
US8312214B1 (en) 2007-03-28 2012-11-13 Netapp, Inc. System and method for pausing disk drives in an aggregate
US8209587B1 (en) 2007-04-12 2012-06-26 Netapp, Inc. System and method for eliminating zeroing of disk drives in RAID arrays
US7840837B2 (en) * 2007-04-27 2010-11-23 Netapp, Inc. System and method for protecting memory during system initialization
US8898536B2 (en) * 2007-04-27 2014-11-25 Netapp, Inc. Multi-core engine for detecting bit errors
US7836331B1 (en) 2007-05-15 2010-11-16 Netapp, Inc. System and method for protecting the contents of memory during error conditions
US7975102B1 (en) 2007-08-06 2011-07-05 Netapp, Inc. Technique to avoid cascaded hot spotting
US7984259B1 (en) 2007-12-17 2011-07-19 Netapp, Inc. Reducing load imbalance in a storage system
US9158579B1 (en) 2008-11-10 2015-10-13 Netapp, Inc. System having operation queues corresponding to operation execution time
US8495417B2 (en) * 2009-01-09 2013-07-23 Netapp, Inc. System and method for redundancy-protected aggregates
US11016848B2 (en) 2017-11-02 2021-05-25 Seagate Technology Llc Distributed data storage system with initialization-less parity

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5494850A (en) * 1978-01-11 1979-07-26 Nissan Motor Arithmetic processor
US4218764A (en) * 1978-10-03 1980-08-19 Matsushita Electric Industrial Co., Ltd. Non-volatile memory refresh control circuit

Also Published As

Publication number Publication date
US4517663A (en) 1985-05-14
DE3069673D1 (en) 1985-01-03
EP0026980A1 (en) 1981-04-15
EP0026980B1 (en) 1984-11-21
JPS5637883A (en) 1981-04-11

Similar Documents

Publication Publication Date Title
JPS6353636B2 (ja)
JP3692313B2 (ja) 不揮発性メモリの制御方法
US6970890B1 (en) Method and apparatus for data recovery
JP3485938B2 (ja) 不揮発性半導体メモリ装置
US5966720A (en) Flash memory accessed using only the logical address
JPS605024B2 (ja) 情報処理方式
JP4037605B2 (ja) 不揮発性メモリユニットのコントローラ、同コントローラを有するメモリシステム及び不揮発性メモリユニットの制御方法
EP0444544B1 (en) Updating or restoring method for stored data groups and system executing same
US20010023472A1 (en) Data storage control method and apparatus for external storage device using a plurality of flash memories
US20020085433A1 (en) Data management system and data management method
US6883060B1 (en) Microcomputer provided with flash memory and method of storing program into flash memory
US4447887A (en) Method of rewriting data in non-volatile memory, and system therefor
JP2006294061A (ja) メモリ管理
JP2002351685A (ja) 不揮発性メモリのデータ更新方法及び制御装置
JPS5856192B2 (ja) バブルメモリにおけるデ−タ書き替え方式
JPS6022438B2 (ja) 不揮発性メモリのリフレッシュ方式
KR850002417Y1 (ko) 불 휘발성 메모리의 데이터 재기록 시스템
JP4031693B2 (ja) 不揮発性メモリおよびこれを有したデータ記憶装置
JPH0817192A (ja) フラッシュメモリによる位置記憶方法
JP4580724B2 (ja) 不揮発性メモリの制御方法
JP2012027806A (ja) メモリ管理装置およびメモリ管理方法
KR830002640B1 (ko) 불 휘발성 메모리의 데이터 재기록 방법
JPS62269256A (ja) 半導体フアイルのデ−タ保存方式
JPH04296953A (ja) 電気的消去書込可能型記憶装置
JP2006059204A (ja) Ｉｃカードおよびｉｃカードのメモリアクセス制御方法および制御装置