JPS6353683A - デ−タ処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明はデータ処理装置、特にバイブライン方式により
データの補間処理をするデータ処理装置に関するもので
ある。

［従来の技術］ バイブライン方式による補間処理においては、理論的に
はどの様な補間倍率も可能であるが、補間倍率によって
はハードウェアの規模が増大してしまう。そこで、実用
的には実行する補間倍率を限定するのが得策である。

しかし、補間倍率を限定する場合に、補間倍率の種類を
あまり少なくすると、例えば画像を補間して拡大する場
合に、整数倍に限定すると、その面積は補間倍率の２乗
となり、面積倍率は１倍、４倍、９倍、１６倍・・・ど
なる。また、１ステツプごとの拡大比率は４倍、２．２
５倍、１．７８倍・・・となり、元の画像に対する拡大
率が低い場合程、１ステツプごとの拡大比率が大きく、
実用上問題がある等の欠点がある。

［発明が解決しようとする問題点コ 本発明は、前述した欠点を除去し、大容量のメモリを必
要とせず、高速またはほとんどリアルタイムでの補間処
理を可能とし、且つ補間倍率をほぼ等倍率比で大がかり
な変更なしに選択できるバイブライン方式のデータ処理
装置を提供する。

［問題点を解決するための手段］ この問題点を解決するための一手段として、本発明のデ
ータ処理装置は、 Ｂ”×ｋ／Ｌ 但し、Ｂ、Ｌは定数でＢは正の整数、 Ｌは２以上の整数、 ｎ、には変数でｎは零を含む正の整数、ｋはＬ以上でＢ
×Ｌ未満 の整数 で表ねされる補間倍率を指示する指示手段と、該指示手
段により指示された前記補間倍率に対応するタイミング
でデータを入力する入力手段と、該入力手段により入力
された複数のデータを基に前記補間倍率に対応する補間
演算を行う演算手段と、該演算手段による演算結果を一
定のタイミングで出力する出力手段と、前記入力手段の
データの流れと前記出力手段のデータの流れとの整合を
図る制御手段とを備える。

「作用コ かかる構成において、指示手段により指示された前記数
式で表される補間倍率に対応したタイミングで、入力手
段より入力されたデータは、演算手段で補間倍率に対応
した補間演算をされて、出力手段より一定のタイミング
で出力される。

［実施例コ 以下、添付図面に従って本発明の実施例を詳細に説明す
る。

第２１図は実施例の画像処理装置のブロック図である。

１０１はパスラインで、画像信号人力部１００、ＣＰＵ
部１０２９画像メモリ１０３．パイプライン演算部１０
５及び画像出力部１０６がつながっている。ＣＰＵ部１
０２には処理プログラムを格納するＲＯＭ１０２ａと補
助メモリ用のＲＡＭ１０２ｂがある。画像信号人力部１
００は図示していない他の画像形成手段または画像入力
手段とつながっていて、画像信号入力部１００に入力す
る画像信号がディジタル信号の場合はディジタルインタ
ーフェースであり、画像信号がアナログ信号の場合は画
像信号入力部１００でＡ／Ｄ変換を行ない、ディジタル
信号にしてパスライン１０１に送り込む。

第２１図において、画像信号の流れは、見易くするため
太い線で示しである。尚、ＣＰＵ部１０２で画像信号を
処理することも可能であるが、これは本発明の主旨では
ないので、ＣＰＵ部１０２には画像信号を入力させてい
ない。画像信号は画像信号入力部１００から画像メモリ
１０３にＤＭＡ転送される。画像メモリ１０３は複数の
画像を格納する容量がある。同時に画像の構成及び画像
の出力に関する情報が画像信号入力部１００からＣＰＵ
部１０２内部のＲＡＭ１０２ｂに格納される。この情報
には１つの画像を構成する入力画素数及び出力する際の
出力画像配置情報と、他に画像を補間する方法に関して
の補間モード情報や画像の階調処理に関する情報などが
ある。また、これらの情報は図示していない他の入力手
段、例えばキーボードなどで入力するのも可能である。

さらに、画像出力部１０６からは出力媒体の大きさの情
報が送られてＣＰＵ部１０２内部のＲＡＭ１０２ｂに格
納され、画像出力部１０６で出力可能な画素の大きさか
ら、その大きさの出力媒体に出力可能な総出力画像画素
数がＣＰＵ部１０２で計算される。または前もってＲＡ
Ｍ１０２ａに格納されたリストから選ばれる。パイプラ
イン演算部１０５は実行可能な補間倍率が第２５図（Ｃ
）のように限定された補間処理を行い、この補間倍率メ
ニューは前もってＣＰＵ部１０２のＲＡＭ１．０２ｂに
格納されている。上述情報の内、入力画像画素数、出力
画像配置情報及び総出力画像画素数から、後述する計算
方法に従って最適な補間倍率を補間倍率メニューの内か
ら選択し、パスライン１０１を介してパイプライン演算
部１０５にセットする。さらに出力媒体上での画像外の
間隙を補間前の人力換算した間隙画素数も計算する。画
像出力部１０６はラスター走査をする出力装置であれば
どの様な装置でも良い。

第２４図にＲＯＭ１０２ａに格納された実施例の画像処
理装置の処理フローチャートを示す。まず、ステップｓ
ｉｏでは画像信号入力部１００より画像の構成等の入出
力情報を受信する。次に、ステップＳ２０で画像出力部
１０６より出力媒体の大きさ等の情報を受信する。ステ
ップＳ３０で以上ステップＳＩＯ，’Ｓ２０で受信した
情報より補間倍率を算出する。同時にここで間隙画素数
の算出も行う。ステップＳ４０ではステップＳ３０で算
出された補間倍率を実行するための情報をバイブライン
演算部１０５に送信する。後述するように、この情報に
よりバイブライン演算部１０５は入力データの流れや演
算時の重み量等を選択する。ステップ３５０で画像メモ
リ１０３に画像信号入力部１００を通して画像データが
書き込まれているかをチェックして書き込みの終了を待
ち、画像データがレディになるとステップＳ６０で画像
処理を起動させる。起動後の各動作を以下に述べる。

バイブライン演算部１０５には後述する様に画像出力部
１０６の主走査方向１ラインに相当する入力ラインバッ
ファメモリを含んでいる。出力動作が始まると、この入
力ラインバッファメモリには、まず、端部に間隙画素数
分だけデフォルトした値が書き込まれ、次に最初の画像
の１ライン分が入力画像画素数分だけ画像メモリ１０３
からＤＭＡ転送され、次は画像間の間隙が同様に書き込
まね、次に２番目の画像の１ライン分が同様に書せ込ま
れ、これを繰り返して最後に端部の間隙が同様に書き込
まれる。従って、入力ラインバッファメモリには主走査
方向の出力画像画素数を補間倍率で除した画素数の間隙
と画像が配置されている。この入力ラインバッファメモ
リに書き込まれたデータは後で詳しく説明するバイブラ
イン演算部１０５によって補間演算されて拡大され、バ
イブラインで出力ラインバッファメモリに書き込まれる
。従って、出力ラインバッファメモリには主走査方向の
出力画像画素数が書き込まれることになる。出力ライン
バッファメモリに書き込まれたデータは画像出力部１０
６で階調処理などを行なわれ、出力、例えば表示または
出力される。

この入力ラインバッファメモリの内容と出力ラインバッ
ファメモリの内容を表わしたのが第２２図である。但し
、主走査方向に２画像を並べた例である。

Ｉ　ＮＬＢは入力ラインバッファメモリ、０ＵＴＬＢは
出力ラインバッファメモリ、Ｓｔ、Ｓ２゜Ｓ３は入力側
の間隙、Ｍｌ、Ｍ２は各々別の入力画像の１ライン分で
ある。ＩＳＩ、ＩＳ２゜ＩＳ３．ＩＭＩ、ＩＭ２は各々
Ｓｔ、Ｓ２゜Ｓ３．Ｍｌ、Ｍ２の補間演算後のデータで
ある。

また、ＬはＩＮＬＢに書き込まれた総画素数、ＩＬは０
ＵＴＬＢに書き込まれた総画素数であり、ＩＬは主走査
方向の総出力画素数である。

ＭｌとＩＭＩ及びＭ２とＩＭ２の比は各々選択された補
間倍率となっているが、ＬとＩＬは各々整数であるので
、ＬとＩＬの比は必ずしも正確に補開缶率に一致すると
は限らない。この場合の処理については後に詳述する。

また、ＩＮＬＢに入力画像を転送する前に、副走査方向
前端部の間隙として、デフォルトした値をＩＮＬＢにＬ
だけ間隙のライン数分書き込み、副走査方向の画像間及
び後端部の間隙も同様にして副走査方向の間隙を作成す
る。但し、副走査方向の間隙を書き込むラインの制御及
びＩ　ＮＬＢに書き込む入力画像のラインの制御は後述
するシーケンスに従って行なう。

次に補間倍率及び画像外の間隙の決定方法について述べ
る。なお、主走査方向をＨ１副走査方向をＶとし、入力
画像に関しては、出力される際の画像の向きに相当する
方向においてＨまたは■とする。

主走査方向及び副走査方向の入力画像画素数を各々Ｐ＋
＋、Ｐｖ、総出力画素数を各々Ｔ、、。

ＴＶ、仮の補間倍率を各々Ｍ、、ＭＶとし、補間前の入
力換算した総間隙画素数を各々ＢＨ，ＢＶとする。但し
、以下の説明では人力画像の画素のアスペクト比は１と
し、出力画像の画素のアスペクト比も１とした例を述べ
るので、補間倍率は両方向共同じになる様にする。また
、出力媒体上に並ぶ画像の配列をマトリクス状とし、主
走査方向及び副走査方向の画像数を各々Ｆｏ、Ｆｖとす
る。ここで、出力媒体上で画像を成可大きくし、ざらに
入力画像が全て欠落せずに出力されるには次の２式を満
足しなければならない。

（Ｐ、、ＸＦ＋＋　）ＸＭ、ｌ≦Ｔ　＋＋　　　・・・
（３３）（Ｐｖ　ＸＦｙ　）ｘＭｖ≦Ｔｖ　　　−（３
４）（３３）、（３４）式から、 Ｍ、≦ＴＨ／Ｐ□ｘＦｕ　　　　・・・（３５）Ｍｖ　
≦Ｔｖ　／ｐｖ　　ｘｌ”ｖ　　　　　＋＋＋　　（３
６）となる。ｐ、、ｐｖ、ｐ□、ＦＶは前述した様に画
像信号人力部１００から入力され、ＴＨ、”ｒｖは出力
装置と出力媒体の大きさから決まるので、（３７）、（
３８）式は計算可能である。

（３７）、、（３８）式は両式共に満足されねばならず
、また、補間倍率は両方向共同じにするので、Ｍ　Ｈと
ＭＶの最大値のうちより低い方を補間倍率の最大値とし
て選ばねばならない。これをＭｌ６とする。また、パイ
プライン演算部１０５で補間可能な補間倍率は限定され
ており、この補間倍率メニューをＭ＋　　（ｉ＝１．２
．３）とする。

第２５図（ｅ）の例では３２種類ある。

従って、次に Ｍ、≦ＭＬ　　　　　　　　　・・・（３７）となるＭ
、の最大値をメニューから選択すると、明らかに Ｍ、≦ＭＬ≦Ｍｌｌ　、　ＭＶ　　　　−（３ａ）であ
る。従って、Ｍ＋　＜Ｍｕ　、Ｍｖになる可能性があり
、出力媒体上で余った部分を間隙とすると、 （（ＰＨｘ）”、）＋ＢＨ）　　ｘＭｌ　　＝７Ｈ・・
・（３９） （（Ｐｖ　Ｘ　Ｆｖ　）＋Ｂｖ　）　ＸＭ＋、＝Ｔｖ・
・・（４０） となる様にＢ□、Ｂｖを決める。Ｍｌが決まったので、 Ｂｌ（＝ＴＨ／Ｍｌ　　　　（ＰＩＩＸＦＨ）・・’（
４１）Ｂｖ　　＝Ｔｖ　／Ｍ＋　　−（Ｐｖ　　Ｘ　Ｆ
ｖ　　）　　”　　（４２）が計算可能となり、また、
間隙を画像間に均等に配分するならば、主走査方向及び
副走査方向の両端部を含めた個々の間隙ＳＨ，ｓｖは、
Ｓ、＝Ｂ、／ＦＨ＋１ ＝１／Ｆｕ　＋１　（ＴＨ／Ｍｌ　−（ＰＨＸＦＨ））
・・・（４３） Ｓｖ　−Ｂｖ　／　Ｆｙ　＋　１ ＝１７’Ｆｖ＋１　（Ｔｖ／Ｍ４−　（Ｐｖ　ＸＦＶ　
））・・・（４４） となる。Ｓ、、Ｓｖは必ずしも整数になるとは限らず、
むしろ整数にならない場合の方が多いであろう。その場
合は小数点以下を切り捨てた整数のＳｏ、Ｓｖを各々ｓ
ＨＴ＋　　Ｓ　ＶＴとし、また、Ｂ、。

Ｂｖも整数になるとは限らず、ＢＨ＋　　Ｂ　Ｖの小数
点以下を切り上げたのを各々ＢＩＴ＋　　Ｂ　ＶＴとし
、ＢＨＴ＋　　ＢＶＴとｓＨＴ＋　　Ｓ　ＶＴの総和と
の差をΔＨ。

Δ■とすると、 ΔＨ＝Ｂ、Ｔ−５ＨＴＸ　（ＦＨ＋　１　）・・・（４
５）ΔＶ＝Ｂｖｒ　　５ＶＴＸ　　（ＦＶ　　＋１）−
（４６）であり、ΔＨ２ΔＶは整数になるので、このΔ
Ｈ７ΔＶをＦ、、＋１．Ｆｖ＋１に適当に割り振れば良
い。従って、各々の間隙は均等にならない場合があるが
、実用上は差し支えない。

例として、Ｐ）Ｉ　＝６００．Ｐｖ　Ｆ＝４５０゜ＴＨ
＝４０００．Ｔｖ　＝５０００．Ｆ＋１　＝２゜Ｆｖ＝
３の場合、即ち、第２３図に示した様に２Ｘ３のマトリ
クス状にＩＭＩから１Ｍ６の６つの画像を出力する例に
ついて述べる。

また、補間倍率メニューは第２５図（ｃ）の例とする。

まず、（３５）、（３Ｂ）式から、 Ｍ）１≦４０００／６００Ｘ２！！！！３．３３・・・
（４７） Ｍｖ≦５ｏｏｏ／４５ｏｘ３ざ３．７０・・・　（４８
） Ｍｕ＜Ｍｙであるから、Ｍ　Ｌ　Ｆ　＝　Ｍ　）ｌとし
、第２５図（Ｃ）より Ｍｒ　＝　３　、２５　＜Ｍム　　　　・・・（４９）
である、（４１）、（４２）、（４３）。

（４４）式から、 Ｂ、＝４０００７３．２５−　（６００Ｘ２）＝３０．
８　　　　　　　　・・・（５ｏ）Ｂｖ−５０００／３
．２５　　（４５０Ｘ３）＝ＩＢＢ、５　　　　　　・
・・（５１）Ｓ、＝１０．３　　　　　　　　・・・（
５２）ｓｖ＝４７．１　　　　　　　　・　（５３）と
なり、よって、Ｂ、Ｔ＝３１、Ｂシア＝１８９、Ｓ　Ｈ
Ｔ＝　４７となり、 ΔＨ＝３１−　（１０Ｘ３）＝１・　（５４）ΔＶ＝１
　８９−　　（４７Ｘ４）＝１　・・・　（５５）とな
る。また、ＢＨ＋　Ｂ　Ｖの小数点以下を切り上げたた
め、総出力画像画素数はオーバフローを生じる。総出力
画像画素数は（３９）、（４０）式の左辺で与えられ、 （（６００Ｘ２）＋３１）Ｘ３．２５ ＝４０００．７５＞４０００　　　・・・（５６）（（
４５０Ｘ３）＋１８９）Ｘ３．２５＝５００１．７５＞
５０００　　　・・・（５７）となる。従って、ΔＨ１
ΔＶは後端部、即ち、主走査方向は第２２図の５３、第
２３図においては右端、副走査方向は第２３図下端で補
正をしておけば、オーバフロー分は間隙において生じ、
画像（よ影響を受けない。

また、出力媒体上の画像の面積比率は、（６００Ｘ４５
０）Ｘ　（２Ｘ３）Ｘ３．２５’　／４０００Ｘ５００
０ざ８５．６　　　・・・　（５８）となり、８５．６
％の使用率となる。

以上の説明では人力画像と出力画像の画素のアスペクト
比を共に１とした例で説明したが、本発明はこれにとら
れれない。

例えば、入力画像の画素のアスペクト比がａ：ｂ、但し
、ａはＨ方向、ｂはＶ方向とし、出力画像の画素のアス
ペクト比が１＝１の場合は、（３５）、（３６）両式共
に満足するＭｌの組合せを選び、Ｈ方向、■方向を別々
に計算すれば良い。

また、入力画像の画素のアスペクト比が１：１、出力画
像の画素のアスペクト比がａコｂの場合は、やはり（３
５）、（３６）両式共にＭｌの組合せを選び、Ｈ方向、
■方向を別々に計算すれば良い。

さらに、入力画像及び出力画像の画素のアスペクト比が
共に１＝１の場合で、出力画像の補間倍率を意図的にａ
：ｂにする場合は、（３５）　。

（３６）両式を共に満足するＭｌのうち、ＭＩＨ：　Ｍ
＋ｖ＝ａ　：　ｂを概略満足するＭｌの組合せを選び、
Ｈ方向開方向を別々に計算すれば良い。

第１７図は実施例の画像処理装置をバイブライン演算部
１０５を中心に更に詳細に示したブロック図である。第
１８図は第１７国名部におけるライン単位でのデータの
流れを示したタイミングチャートである。

第１７図の１０１はパスラインで、ＣＰＵ部１０２、画
像メモリ１０３．ＤＭＡ　（ダイレクトメモリアクセス
）コントローラ１０４．バイブライン演算部１０５１画
像出力部１０６がつながっている。尚、画像信号入力部
１００は図示していない。

ＤＭＡコントローラ１ｏ４．バイブライン演算部１０５
９画像出力部１０６は互いに独立したデータ転送りロッ
クＣＰＩ、ＣＰ２．０Ｐ３を発生し、アドレスカウンタ
１０７，１０８と１０９．１１０を各々駆動する。但し
、アドレスカウンタ１０７はＤＭＡ用で、ラインバッフ
ァメモリ１１１，１１２のライトアドレスを発生し、ア
ドレスカウンタ１０８と１０９はバイブライン演算部用
で、ラインバッファメモリ１１１゜１１２のリードアド
レスとラインバッファメモリ１１．３，１１４のライト
アドレスを発生し、さらにアドレスカウンタ１１０はラ
インバッファメモリ１１３，１１４のリードアドレスを
発生する。

また画像出力部１０６はライン毎の周期信号Ｈ３を発生
し、アドレスカウンタ１０７〜１１０をリセットする。

ＨＳは例えばデータ出力部１０６が２次元画像出力装置
である場合は、主走査同期信号または水平同期信号であ
る。ＨＳはまたＤＭＡコントローラ１０４に人力し、Ｄ
ＭＡコントローラ１０４は画像メモリ１０３のラインア
ドレスを制御する。またバイブライン演算部１０５が２
次元処理の場合は、ＨＳはバイブライン演算部１０５内
部のライン転送をするのに使われる。

１１５〜１１８はデータ転送用のスイッチ回路で、スイ
ッチ回路１１５，１１７はラインバッファメモリ１１１
〜１１４のライトイネーブル信号を制御することによっ
て達成でき、スイッチ回路１１８．１１８はマルチプレ
クサで達成できる。

１１９〜１２２はラインバッファメモリ１１１〜１１４
のアドレスを切換えるスイッチ回路で、スイツチ回路１
１６，１１８と同様にマルチプレクサで達成で粗る。

ＣＰＵ部１０２はＤＭＡコントローラ１０４のデータ出
力モードを指令し、画像メモリ１０３から読出すデータ
の先頭アドレスや最終アドレスを設定する。ＣＰＵ部１
０２はバイブライン演算部１０５に対しては処理モード
を設定し、また必要に応じて種々のパラメータの設定や
制御信号を送る。本例では、補間倍率の設定のための情
報を送る。又、ＣＰＵ部１０２は画像出力部１０６に対
しては、例えばルックアップテーブルの書換えやデータ
反転などのモード設定を行なう。

ＣＰＵ部１０２がデータ出力モードを指令していると、
ＤＭＡコントローラ１０４はＨＳに同期して画像メモリ
１０３からのデータをラインバッファ１１１または１１
２にＤＭＡ転送する。スイツチ回路１１５がラインバッ
ファ１１１を選択している場合は、スイッチ回路１１６
はラインバッファ１１２を選択し、スイッチ回路１１９
はアドレスカウンタ１０７を、スイッチ回路１２０はア
ドレスカウンタ１０８を選択していて、画像メモリ１０
３から読出されたデータは、アドレスカウンタ１０７が
出力するアドレスに従って、スイッチ回路１１５を介し
てラインバッファ１１１に書込まれる。ラインバッファ
１１２に書込まれていたデータはアドレスカウンタ１０
８が出力するアドレスに従って読出され、スイッチ回路
１１６を介してバイブライン演算部１０５で補間処理さ
れる。

バイブライン演算部１０５で補間処理されたデータは、
ラインバッファ１１３または１１４に書込まれるが、ス
イッチ回路１１７がラインバッファ１１３を選択してい
る場合は、スイッチ回路１１８はラインバッファ１１４
を、スイッチ回路１２１はアドレスカウンタ１０９を、
スイッチ回路１２２はアドレスカウンタ１１０を選択し
ていて、バイブライン演算部１０５の出力データはアド
レスカウンタ１０９が出力するアドレスに従って、スイ
ッチ回路１１７を介してラインバッファ１１３に書込ま
れる。ラインバッファ１１４に書込まれていたデータは
アドレスカウンタ１１０が出力するアドレスに従って読
出され、スイッチ回路１１８を介して画像出力部１０６
に入力し、画像出力部１０６の形態に従って出力される
。

ＣＰｔ　、ＣＦ２　、ＣＰｓは前述した様に各々独立し
た速度のクロック信号で、データ出力部１０６に木質的
に存在するブランキング期間をバイブライン演算部１０
５で有効に使用できるように、ＣＦ２が最も遅くなって
いる。第１８図では速度が速い方からＣＰ　１＞ＣＰ３
　＞ＣＰ２とした例を示していて、Ｗは書込み、Ｒは読
出しを示し、ラインの転送状態がわかる様にライン番号
を記している。１ライン分のデータ転送、補間処理及び
出力が済むと、吹のＨＳでスイッチ回路１１５〜１２２
は各々切換わって反転し、ラインバッファ１１２，１１
４が書込みモードに、ラインバッファ１１１，１１３が
読出しモードになる。同様にＨＳ毎にモードが反転し、
途切れなくデータの転送、補間処理及び出力が行なわれ
る。

即ち、本例はライン単位でのリアルタイム処理が行なわ
れていると言える。

第１８図かられかる様に、画像メモリ１０３からＤＭＡ
コントローラ１０４へのＤＭＡ転送は単時間で行なわれ
、パスライン１０１もＤＭＡ転送によって占有される時
間は短時間であり、空いた時間をＣＰＵ部１０２はパス
ライン１０１を介して他の仕事に使用することができる
。また画像出力部１０６は図の様にブランキング時間が
あるが、バイブライン演算部１０５の補間処理はＤＭＡ
転送及びデータ出力と無関係の時間で行なわれ、１デー
タ当りの処理時間を長くして、廉価な低速度のＩＣを使
うことによりコストの削減をはかつている。また、第１
８図かられかる様に本実施例は２対のラインバッファメ
モリを使うため、ＤＭＡ転送とデータ出力間で２ライン
分の遅れが出る。また、１０７〜１１８に関しては、近
年市販されてきたＩＣのＦＩＦＯ（ファーストインファ
ーストアウト）コントローラ、例えばシグネテイスク社
の８×６０などを使うことで簡略化できる。

第１９図は第１７図の画像出力部１０６の出力部分の一
例で、データをＣＲＴに波形として出力した例である。

第１９図の１０１は第１７図のパスライン１０１と同じ
で、ルックアップテーブル１２３につながり、ルックア
ップテーブル１２３の内容の書換えを行なっている。ル
ックアップテーブル１２３は例えばデータにウィンドウ
をかけたり、非線型変換を行なったりするのに使われる
。ルックアップテーブル１２３には第１７図のスイッチ
回路１１８から補間処理されたＤＡＴＡが人力し、変換
テーブルを通ったのちＤ／Ａコンバータ１２４でアナロ
グ信号となり、アンプ１２５を介してＣＲＴ１２６の垂
直偏向極を駆動する。

ＣＲＴｌ、２６の水平偏向極は偏向信号発生器１２８か
らの出力で、ＣＲＴ１２６は電子ビームを水平方向に一
定周期で走査しているので、ＣＲＴ１２６には波形が表
示される。またクロック発生器１２７からの出力ＣＰ３
は、偏向信号発生器１２８で分周されて水平同期信号Ｈ
３となる。本例でＣＲＴ１２６が偏向信号発生器１２８
で水平垂直ともラスク走査され、アンプ１２５の出力は
ＣＲＴ１２６の電子ビームと輝度変調すれば、ＣＲＴ１
２６には２次元画像が表示される。

第２０図には２次元ラスク走査をするレーザビームプリ
ンタの例を示した。第２０図の１０１．１２３，１２４
，１２５，１２７は第１９図と同様であり、アンプ１２
５の出力はＡＯモジュレータ１２９（超音波光変調素子
）を駆動する。レーザ１３０からのレーザ光はミラー１
３１を介してＡＯモジュレータ１２９でアンプ１２５の
出力信号に従って強度変調され、回転多面鏡１３２でフ
ィルム１３３上を主走査する。フィルム１３３は図示し
ていないフィルム移動機構で矢印方向に副走査され、フ
ィルム１３３上にはＤＡＴＡに従った潜像が形成される
。また回転多面鏡１３２よりのレーザ光の一部は光検出
器１３４が検出され主走査同期信号Ｈ３となり、前述し
たようにアドレスカウンタ１０７〜１１０のリセットな
どに使われる。１３３は他の媒体、例えば電子写真感光
体などでも良い。また媒体が半導体レーザに感度があれ
ば、ＡＯモジュレータ１２９を必要とせず、アンプ１２
５の出力は直接レーザをドライブすれば良い。本実施例
はレーザプリンタに限定されるものではなく、例えばイ
ンクジェットプリンタなどに置き替えることもまた可能
である。

尚、本実施例はデータ処理の内容にとられれるものでな
く、第１７図のバイブライン演算部１０５は例えばフィ
ルタ演算などでも良いが、特に補間演算を行なう場合は
前述した様に演算結果のデータの数は元のデータの数よ
り多くなり、本実施例の効果の１つであるメモリの削減
効果が大きい。

以上説明したように本実施例はバイブライン演算部の前
後に各１部ずつのラインバッファメモリを備え、さらに
バイブライン処理なＣＰＵにつながる主バスとは別バス
で行ない、主メモリーラインバッファメモリ間、ライン
バッファメモリーバイブライン演算部−ラインバッファ
メモリ間及びラインバッファメモリーデータ出力部間を
、各々独立した速度でアクセスすることにより、従来装
置の欠点であった大容量メモリを必要とせず、データの
演算中もＣＰＵがパスラインを有効に使用でき、さらに
データ出力部のブランキング期間を演算に有効に使って
演算時間に余裕を持たせ、コストの低減ができるという
効果がある。

−以下余白− 次にパイプライン演算部１０５を詳細に説明する。

さて、データ列を補間する方法として良く使わねるのは
、 ■最近傍補間にアレストネイバー） ■直線補間（パイリニアー） ■３次補間（キュービックスプライン）がある。■は元
のデータと同じものを補間するのでレブリケーションと
も呼ばれる。また、■は３次のスプライン関数の応用で
キュービックスプライン補間とも呼ばれる。これらの演
算方法とその特性については、 Ｒ，Ｇ、　ＫＥＹＳ、　　”Ｃｕｂｉｃ　Ｃｏｎｖｏｌ
ｕｔｉｏｎ　Ｉｎｔｅｒｐｏｌａｔｉｏｎ　ｆｏｒ　Ｄ
ｉｇｉｔａｌ　Ｉｍａｇｅ　Ｐｒｏｃｅｓｓｉｎｇ”　
ＩＥＥＥ　Ｔｒａｎｓ、　Ａｃｏｕｓｔ、、　５ｐｅｅ
ｃｈ、　Ｓｉｇｎａｌ　Ｐｒｏｃｅｓｓｉｎｇ、　ｖｏ
ｌ。

ＡＳＳＰ−２９，Ｎｏ、［ｉ、　Ｄｅｃ、　１９８１Ｊ
、Ａ、ＰＡＲＫＥＲ，Ｒ，Ｖ、ＫＥＮＹＯＮ　　ａｎｄ
　　ｌ）、Ｅ、ＴＲ０ＸＥＬ、”Ｃｏｍｐａｒｉｓｏｎ
　　ｏｆ　　Ｉｎｔｅｒｐｏｌａｔｆｎｇ　　Ｍｅｔｈ
ｏｄｓ　　ｆｏｒ　　Ｉｎ＋ａｇｅ　　Ｒｅｓａｍｐｌ
ｉｎｇ″’　　ＩＥＥＥ　　Ｔｒａｎｓ、ｏｎ　　Ｍｅ
ｄｉｃａｌ　　ｒｍａｇｉｎｇ、　　ｖｏｌ、　　Ｍｌ
−２，Ｎｏ、１．Ｍａｒ、１９８３に詳しいので、ここ
ではなるべく簡単に説明する。また説明の簡略化のため
１次元で説明する。

第１２図（Ａ）〜（Ｃ）はデータの値が各々Ｐ、、Ｐ２
である２点のデータを直線補間してデータを求めた例で
ある。元々データはスカラー量で次元がないので、第１
２図の（Ａ）〜（Ｃ）の横軸には次元がないが、このデ
ータが時間的な流れであるならば横軸は時間であり、空
間的なものであれば横軸は位置となる。第１２図（Ａ）
は元のデータとＰｌの位置からｘｌの点の補間データを
求める際の、補間関数ｈ（Ｘ）（この場合は直線補間関
数）とを表わしている。

第１２図（Ｂ）は補間されたデータ１１を示し、第１２
図（Ｃ）は元のデータと補間データを合成したものを示
ず。またＰｌとＰ２の間隔は１に正規化しである。この
図で、 １１、−　Ｗｌｘｐ、　＋　Ｗ２　ＸＰ２　　　　　　
　　　（１）Ｗｌ　−ｈ（−ｘ＋）　　　　　　　　　
　　　　　（２）Ｌ　−ｈ（１−ｘ＋）　　　　　　　
　　　　　　　（３）となることは説明液ぎで理解でき
る。ここで、Ｗ、、Ｗ２は重み量と呼ばれる。また、第
１２図（Ａ）〜（Ｃ）図から直線補間は２点のデータ（
２次元の場合は２Ｘ　２＝４点のデータ）から演算でき
ることがわかる。また（１）、（２）。

（３）式は直線補間ばかりでなく、ｈ　（ｘ）の任意の
関数に対して成立することがわかる。

第１２図（Ａ）〜（Ｃ）は見方を変えると、第１３図（
Ａ）〜（Ｃ）の様にも説明できる。

第１３図（Ａ）は第１２図（Ａ）の元のデータと同じ図
で、第１３図（Ｂ）ではＰ、とＲ２とを直線で結び、第
１３図（Ｃ）でＰ□の位置からＸｌの位置における直線
Ｐ、、Ｐ２上の点を補間データＰ１とした。第１２図（
Ａ）　〜（Ｃ）と第１３図（Ａ）〜（Ｃ）の方法は全く
等価である。ここで第１３図（Ｂ）は元のデータＰｌ　
＋　Ｐ　２と第１２図（Ａ）に示された補間関数ｈ　（
ｘ）とのコンボリューション（重畳積分）に他ならない
。

従って、第１３図（Ａ）〜（Ｃ）の方法は元のデータと
補間関数をコンボリューションし、その結果を任意の点
でサンプリングすることを示している。これをリサンプ
リング法という。

このリサンプリング法によれば、補間による伝達特性は
補間関数そのものであり、周波数領域の伝達特性は補間
関数のスペクトルとなる。第１４図には種々の補間関数
を示し、第１５図にはそのスペクトルを示している。両
図において、■は最近傍補間、 ■は直線補間、 ■は３補間間で　　　　・ 先に示した文献に示されている式、 ｈ（ｘ）−（ａ＋２Ｎｘ１３−（ａ＋３）ｌｘ１２＋１
　０≦ｌｘｌ≦１（４）−ａｌｘ１３−５ａｌｘ１２＋
８ａｌｘｌ−４ａ　　１≦ｌｘｌ≦２（５）−０２＜　
ｌｘｌ　　　　　（６） において、ａ　＝　−０，５とした場合である。

■は理想低域通過フィルタの例である。

元のデータは既にサンプリング（量子化）されたデータ
であるので、そのサンプリングされたデータの周波数の
上限は、良くしられたナイキストのサンプリング定理に
より、サンプリング周波数をｆｓとすると、ｆ、＝０．
５　ｆｓで定義されるナイキスト周波数に限定される。

ここで言う周波数とは、先に述べた様にデータそのもの
には次元がないので、そのデータが再現されるときの次
元によって、時間周波数または空間周波数などになる。

従って、元のデータを劣化させないためには、補間関数
のスペクトルは周波数がＯからｆ８までの範囲で、なる
べく低下しないものが望まれる。

また、リサンプリング法から理解できる様に補間後のス
ペクトルは元のサンプリング周波数ｆｓとは異なったり
サンプリング周波数ｆＲ５でリサンプリングされたスペ
クトルとなる。一般の補間はデータの密度を上げるのに
使われるので、ｆ　Ｒ３＞　ｆ　ｓである。よってサン
プリング定理によって、ｆ　ＩＩＮ＝　０．５　ｆ　Ｒ
ｓ＞　ｆ　ｓでスペクトルは折り返す。

ところで、整数倍の補間なする場合はｆｌ？ｓ”ｎＸｆ
Ｎ　（ｎは正の整数）となり、折り返してもスペクトル
の位相が合致してエイリアシング（折り返し歪み）は生
じないが、非整数倍の補間なする場合はｆＲＮ≠ｎＸｆ
Ｎとなり、スペクトルのｆＮより高周波の部分によりエ
イリアシングを生じる。よって補間関数のスペクトルは
ｆＮより高い周波数ではなるべく低いことが望まれる。

従って、上述した２つの条件に最適なものは第１５図の
■に示した理想低域通過フィルタとなる。この補間関数
は第１４図の■に示される、これは良く知られた５ＩＮ
Ｃ関数である。しかし、５ＩＮＣ関数は無限に拡がる関
数であるため、無限点まで演算しなければならない。こ
れを途中で打切ると、領域切捨による歪みであるトラン
ケーションエラーが生じる。従って、５ＩＮＣ関数は実
用的ではなく、結局第１４図、第１５図に示した内で■
の３補間間が最も理想低域通過フィルタに近いことがわ
かる。

さて、第１４図かられかるように、■は１点演算、■は
２点（２次元０では２Ｘ２＝４点）演算、■は４点（２
次元では４ｘ４＝１６点）演算をする必要がある。従来
はこれらの演算を計算機のソフトウェアで行なっていた
。補間を計算機で行なうと、元のデータを格納するメモ
リ以外に計算後のデータを格納する別のメモリが必要と
なる。例えばデータが画像データで補間後のデータ量が
４０００Ｘ　５０００画素とすると、メモリは２０　Ｍ
　ＷＯＲＤＯＲ上なる。また補間データがディスプレイ
やハードコピーに使われるとすると、補間データを保存
するメモリは高速読み出しメモリである必要から、メモ
リはＩＣメモリとなってしまう。又、この場合はディス
プレイやハードコピーに使われた後に補間データを保存
しておく必要がないので、このＩＣメモリは一時的にし
か使われない。

２０　ＭＷＯＲ［ｌのＩＣメモリは価格、量共に相当な
ものである。また計算時間も長くなり、実用的ではない
。従って、補間データがディスプレイやハードコピーに
使われる場合は、バイブライン処理されるのが良いが、
従来のバイブライン処理装置では整数倍の補間は出来る
が、非整数倍の補間は出来なかった。

例えば、第１６図（Ａ）は元のデータに２倍の直線補間
をする例で、第１６図（Ｂ）は１．５倍の直線補間をす
る例である。黒丸は元のデータＰ＋−Ｐｓの位置を表わ
し、白丸は補間データ量、〜Ｉ６の位置を表わす。これ
らの区では、データの位置と重み量との関数を表わして
いる。

第１６図（Ａ）から２倍の直線補間の場合は、Ｉ＋　　
　−ｗ＋−１ｘｐｌ　　　”　　Ｗｌ−Ｉ　　　ＸＰ２
　　　　　　　　　　　　　　　　　（７）Ｉ２−　Ｊ
−２ｘＰ＋　＋　Ｗｌ−２ＸＰ２　　　　　　　（８）
１３　＝　Ｗｌ−３ＸＰ２　”　Ｗｌ−３ＸＰ３（９）
１４−　Ｊ−４Ｘ　Ｐ２　＊　Ｗｌ−４Ｘ　Ｐｓ　　　
　　　（１０）となることがわかる。但し、この例では
ＷＩ−１”　　ＷＩ−３−ヱ　　　　　　　　　　　　
　　　　　　　　　　　　（１１）Ｗｌ−、−Ｗｌ−、
−０（１２） Ｗｌ−２”Ｗｌ−２”ＷＩ−４”Ｗｌ−４”１／２　　
　（１３）である。従って、Ｘ、、Ｉ２と１３．Ｉ４は
各々同じ元のデータを参照して演算しているので、２倍
の補間の場合は演算回路に入力する元のデータの流れを
出力する補間されたデータの流れの半分の速さの一定速
度で流せば良い。同様に整数倍の補間であれば倍率が変
わっても速度は変わるが、一定速度であるので、従来の
バイブラインでも比較的簡単にこれを実現できる。

しかし第１６図（Ｂ）の１．５倍の補間の場合はＬ−Ｌ
−＋　Ｘ　Ｐ＋　＋　Ｗｌ−Ｉ　Ｘ　Ｐ２　　　　　　
　（１４）１２−Ｗｌ−２Ｘ　Ｐ　１＋　Ｗｌ−２Ｘ　
Ｐ２　　　　　　　（１５）ｈ−Ｌ−ｓ　Ｘ　Ｐ２＋　
Ｗｌ−３Ｘ　Ｐｓ　　　　　　　（１６）１４−　Ｗｌ
−４Ｘ　Ｐ３＋Ｗ２−４Ｘ　Ｐ４　　　　　　　（１７
）となる。但し、この場合は Ｌ−＋　−ＷＩ−４−１（１８） Ｗｌ−１−Ｗｌ−４１０（１９） Ｌ−ｘ　−Ｗｌ−３−１７３（２０） Ｗｌ−３−Ｗｌ−２−２／３　　　　　　　　　　（２
１）である。従って演算する際に参照する元のデータの
同じ組合せは（エエ、１２）、（Ｉ。）。

（Ｉ４．ｌ１１）、ｕ、ｌ）・・・と分けられ、演算回
路から出力する補間データの流れを一定速度とすれば、
入力する元のデータの流れは一定速度に成り得ないし、
逆に人力を一定速度とすれば、出力は一定速度とならな
い。よって従来のパイプラインでは非整数倍の補間処理
をするのは困難である。

゛　　　　　　　以上述べたデータの流れを示したのが
第２６図（Ａ）〜（Ｃ）である。

第２６図（Ａ）〜（Ｃ）のＩＮは演算回路に人力するデ
ータの流れ、ＬＡＴ及びＬＡＴｌ、２゜３はラッチされ
たデータの流れ、ＯＵＴは出力するデータの流れを示し
ている。図に向って右の方へ時間は動いていく。第２６
図（Ａ）は整数倍に補間する例で、ここでは前述した（
７）〜（１０）式の場合と同様に２倍に補間する例であ
る。第２６図（Ａ）ではＩＮとＬＡＴは同じ入力端クロ
ックで動作し、Ｏ’ＵＴは入力側クロックの２倍の周波
数の出力側クロックで動作している。

また、ＬＡＴはＩＮのデータをラッチする。この図から
工１〜■６は（７）〜（１ｏ）式で示した計算が可能で
あることがわかる。また、補間倍率が整数倍であるなら
ば、第２６図（Ａ）と同様にして実現できる。

ところが、第２６図（Ｂ）は非整数倍に補間する例で、
（１４）〜（１７）式の場合と同様に１．５倍に補間す
る例で、第２６図（Ａ）と同様にＬＡＴを入力端クロッ
クで動作させた場合を示している。第２６図（Ｂ）では
、出力側クロックは入力側クロックの１．５倍の周波数
となっている。この図かられかる様に、ＩＩ、Ｉ３．Ｉ
４は（１４）、’（１６）、（１７）式の計算が可能で
あり、また、工６の計算が可能であるが、Ｉ２は（１５
）式の計算が出来ず、同様に１５も計算が出来ない。こ
れを可能にするためにラッチを追加した例が第２６図（
Ｃ）で、ＩＮ、ＬＡＴは入力側クロックで動作し、ＬＡ
Ｔ２．ＬＡＴ３゜ＯＵＴは出力側クロックで動作する。

また、ＬＡＴＩ、ＬＡＴ２はＩＮのデータをラッチし、
ＬＡＴ３はＬＡＴｌのデータをラッチする。この様にす
ると、■１〜Ｉ６の全ての計算が可能となることがわか
る。

しかし、この方法は２種類の異なる周波数のクロック、
即ち、前述した入力側クロック及び出力側クロックを必
要とし、各々は同期していなければならない。また、種
々の倍率の補間処理を行う場合には、その倍率だけ周波
数が異なり、各々同期したクロックを発生させるハード
ウェアが必要である。しかも、第２６図（Ｃ）は主走査
方向１次元の場合の例を示したが、２次元画像を補間処
理する場合は副走査方向にも第２６図（Ｃ）に示したの
と同様の処理を要し、副走査方向のクロックも同様な２
種類が必要となり、かつ主走査方向のクロックは副走査
方向のクロックに同期していなければならない。この様
なりロック発生器で同期精度の良いものを実現するのは
困難である。

第１図は１次元のデータ列の補間処理を行う実施例のパ
イプライン演算部１０５を含むデータ処理装置のブロッ
ク図、例えばオシログラフィなとへ適用したブロック図
である。第２図は第１図番部の信号波形及びデータの流
れを表わすタイミングヂャートで、　１．５倍に補間す
る例である。尚、本例は（４）、（５）、（６）式に示
された３補間間の演算例で、演算回路１００には４点の
重み（−１け乗算回路９〜１２を含んでいる。第３図（
Ａ）は第１６図（Ａ）、（Ｂ）と同様の３補間間の例で
、第３図（Ｂ）は補間データの位置を中心に正規化した
場合の元のデータ位置と重み量との関係を示している。

また第１図、第２図は演算回路１００に入力するデータ
の消れを制御して出力するデータの流れを一定速度とし
た例を示している。

ｉ３図（Ａ）、（Ｂ）から解るようにこの演算は（１４
）〜（１７）式と同様に、 １１−　ＷＩ−１ｘＰｏ＋Ｗ２−、　ｘＰ、＋Ｗ３−．
　ｘｐ２＋ｗ４−、　ＸＰｓＩ２“ＷＩ−２Ｘ　ＰＯ”
Ｗ２−２　Ｘ　Ｐ１＋Ｗ３−２　Ｘ　Ｐ２”Ｗ４−２　
Ｘ　Ｐ３■３−　ＷＩ−３Ｘ　Ｐｌ”Ｗ２−３　Ｘ　ｐ
２”ｗ３−３　Ｘ　Ｐ３＋Ｗ４−３　Ｘ　Ｐ４となり、
■４以降工、〜Ｉ３の演算と同様のシーケンスの繰返し
となることがわかる。

第１図の１はメモリで、図示していない他の手段によっ
てサンプリングされたデータが格納されていて、アドレ
スカウンタ２で指定されたアドレスのデータが読出され
る。アドレスカウンタ２はクロック信号ＣＰでカウント
するが、制御信号発生器３からの出力「了］が低レベル
のときはカランｌ−１，ない。これは通常のカウンタＩ
Ｃのイネーブル入力にＤＩＳを入力させることで簡単に
実現できる。従って、メモリ１の出力ＤＡＴＡ（Ｐｏ）
は第２図に示す様にＤＩＳによって制御され、不規則な
データの流れとなる。第２図、第３図（Ａ）、（Ｂ）か
ら解るように、　１．５倍の補間ではＤＡＴＡ、（Ｐ、
）の流れ、ＤＩＳ及び重み量（ＷＩ−、）は、３クロツ
ク毎の周期性があるので、制御信号発生器３及び重み量
発生器７を制御するカウンタ４は３進カウンタ、または
その整数倍のカウンタである。即ちカウンタ４は補間す
５す る倍率を分数で表わした場合の分子、またはその整数倍
のカウンタとなる。例えば、　１．５倍は３７２倍であ
るので、３またはその整数倍のカウンタとなる。よって
この周期は補間の倍率によって変化するので、倍率を決
めるモードＩＰＭがカウンタ４１重み量発生器７に人力
し、周期及び重み量を選択している。ＤＩＳはカウンタ
４の出力をデコードし、半クロツク遅延して作ることが
できるが、前もって信号波形をメモリに格納しておく方
が、融通性が増し好ましい。

一方、メモリ１の出力ＤＡＴＡ　（Ｐｎ）はシフトレジ
スタ８にストアされるが、シフトレジスタ８はゲート５
の出力ＬＣＰで制御される。ＬＣＰはＣＰをＤＩＳでゲ
ートされたもので、第２図に示したように歯抜けのクロ
ックである。８−１〜８−４はシフトレジスタ８内部の
シフトされたデーりを示し、８−１が最も古く８−４が
最も新しいデータである。従って８−８〜８−４にスト
アされるデータは、第２図に示したようにＬＣＰに同期
した不規則な時間変動を示す。尚、８はシフトレジスタ
でなく、ラッチをカスケードに接続しても構成でき、例
えばＤＡＴＡ　（Ｐｎ）が８ビツトからなるとすると、
１ビツトのシフトレジスタは８個必要であるが、８ビツ
トのラッチならば４段シフトであるから４個で済み、ラ
ッチの方が得である。以後はラッチ８と呼ぶ。　ラッチ
８の出力Ｄ＋〜Ｄ４はの乗算回路９〜１２の一方に各々
入力する。乗算回路９〜１２の他方の人力には重み量発
生器７の出力である重み量Ｗ、〜Ｗ４が各々入力する。

通常の乗算ＩＣは内部にラッチを含むのでクロック信号
ＭＣＰが乗算回路９〜１２に入力している。ＭＣＰはＣ
Ｐをインバータ６で反転したもので、Ｄ、’−”Ｄ４．
Ｗ、〜ｗ４が各々確定してから乗算回路９〜１２にラッ
チする様にしている。現在市販されている乗算ＩＣ，例
えば１６ビツトのものでは米国ＴＲＷ社のＭＰＹ−１６
Ｈ及びピンコンパチブルのアナログデバイセズ社のＡＤ
ＳＰ−１０１６及びＩＤＴ社のＩＤ７７２１６などは入
力に対して１クロック遅れて出力が出てくる。しかし、
第２図では動作を理解し易くするために乗算回路９〜１
２の１クロック遅れを無視して示しである。

乗算回路９〜１２の出力は加算回路１３〜１５で全て加
算され、マルチプレクサ１６に入力する。重み量発生器
７の出力Ｗ１〜Ｗ４を各々８ビツトとすると、乗算回路
９〜１２の出力は１６ビツトとなるが、乗算回路９〜１
２の出力のビット数はなるべく少ない方が加算回路１３
〜１５のＩＣの数が少なくて済む。ｗ１〜ｗ４及び加算
回路１３〜１５に入力するデータのビット数をどこまで
減らせるのかは、計算の切捨て誤差、即ちトランケーシ
ョンエラーをいくらに押えるかにかかつている。

またこの演算では負の計算と桁上げの可能性があるため
、正負を表わすサインビットと桁上げを表わすオーバー
フロービットの２ビツトが必要となる。例えば第３図の
３補間間だとＷ　１．　Ｗ　４は負で乗算回路９及び１
２は、負の乗算となる。普通は２の補数演算となる。従
って、加算回路１５の出力は入力データのビット数より
も少なくとも２ビット多い必要がある。加算回路１５の
出力の最上位ビットはサインビットで次のビットがオー
バーフロービットであるので、上から２ビツトを選択ビ
ットとし、マルチプレクサ１６で負とオーバーフローの
処理をする。即ち、マルチプレクサ１６で負のアンダー
フローの場合は“ｏ゛°を、オーバーフローの場合は、
最大値（８ビツトの場合は１６進でＦＦ）を選択する様
にしている。

マルチプレクサ１６の出力■はＤ／Ａコンバータ１７で
アナログ信号にされアンプ１８を介してＣＲＴ１９の垂
直偏向極をドライブする。ＣＲＴ１９の電子ビームは、
開示していない水平偏向極によって水平方向に一定速度
で走査されるので、アンプ１８の出力に比例した波形を
得ることができる。マルチプレクサ１６の出力■は第２
図では無視しているが、実際には演算回路１００によっ
てデータは遅延するので、マルチプレクサ１６とＤ／Ａ
コンバータ１７の間にＣＰに同期したラッチを入れるの
が普通であるが、第１図では省略している。また、本実
施例のデータ処理装置は最終出力装置に限定されるもの
ではなく、１９は他の出力装置、例えば電磁オシロやプ
リンタでも良い。

尚、第４図に示す直線補間は２点の演算、第５図に示す
最近倍量は１点の計算で良いが、第１図の演算回路で常
にＷ、＝Ｗ、＝Ｏとすれば（２２）〜（２４）式で２点
演算が可能であり、また常にＷｌ　＝Ｗ、＝Ｏとし、Ｗ
２がＷ３のどちらかがＯならば、同様に１点演算が可能
である。

例えば、元のデータのみを出力したい場合は最近傍補間
が要求される。また、重み量Ｗ１〜Ｗ４を適当に変えれ
ば、（４）〜（６）式に示した式で任意のａの値に対す
る演算も可能である。従って重み量発生器７に入力する
ＩＰＭのデータ内にアルゴリズムモードな含ませて、そ
わによって重み量を選択すれば他の任意のアルゴリズム
も可能である。制御信号発生器３及び重み全発生器７は
ＲＯＭとして倍率モード、アルゴリズムモードを固定さ
せても良いが、制御信号発生器３及び重み全発生器７を
ＲＡＭとして、装置を動作させる前にマイクロコンピュ
ータなどにより、任意のモードの暮］及びＷ１〜Ｗ４を
各々制御信号発生器３及び重み全発生器７に書き込んで
も良い。

第６図には種々の倍率の補間に対するＤｉｓの例が示さ
れている。尚、第６図の左側に示した表は後述する補間
倍率の算出を説明するものである。この図で　３／２倍
は１２７８倍として示されている。このようにすると、
倍率変化によるＤＩＳの周期の規則性が増す。第６図か
られかる様に整数倍と非整数倍の区別はない。またＤＮ
Ｓは倍率モードに依存しアルゴリズムモードにはよらな
い。さらに第１図の演算回路を拡張すれば、４点以上の
演算も可能であり、また補間演算以外の、例えばフィル
タ演算なども可能であることはもちろんである。また本
例は統計データの処理などにも有効である。

更に、第１図、第２図の例では演算回路に入力するデー
タの流れを制御して、出力するデータの流れを一定速度
として例を述べたが、本発明の技術思想によれば、この
逆の例もまた可能である。

この場合は第１図の例において、メモリ１の出力ＤＡ、
ＴＡ（Ｐｎ）の速度を半分、即ちアドレスカウンタ２の
出力のＡＤＤＲを１ビツトシフトし、またアドレスカウ
ンタ２は制御信号発生器３の出力ＤＩＳで制御されない
様にする。さらにゲート５を廃止して、ラッチ８の入力
はＣＰとする。

本例のタイミングチャートを第７図に示す。

第７図ではラッチ８のクロックをＣＰとしたが、ＣＰを
１７２分周したクロックでも良い。また重み全発生器７
はＷ、−３〜Ｗ４−８を２度繰返す例を示したが、重み
全発生器７を制御するアドレスカウンタを別に設け、こ
のカウンタを制御してＷｌ−３〜Ｗ４−３を長く引き延
ばしても良い。本例のままは演算回路１００の出力デー
タの流れが一定とならないので、一定速度とする為には
ラインメモリを設け、そのラインメモリのアドレスカウ
ンタを第７図に示すＤＩＳで制御して図の様にアドレス
を飛ばしてラインメモリに書込み、それを一定速度で読
出せば一定速度のデータ列が得られる。また連続的にデ
ータを出力する場合は、２個のラインメモリの書込み読
出しを交互に行なうか、またはＣＲＴｌ、９のブランキ
ング即問に演算と書込みを行なえば１個のラインメモリ
で可能である。また本例では第７図かられかるように１
周期が４クロツクとなり、第１図、第２図の例より処理
速度が遅くなるので、第１図、第２図の例の方が優打て
いる。

次に、第８図は２次元に拡張し、レーザービームプリン
タに応用したデータ処理装置のブロック図である。第９
図は第８図の例における副走査方向のデータ転送を説明
するタイミングチャート、第１０図は主走査方向の各部
の信号とデータの流れを示すタイミングチャート、第１
１図は副走査方向の各部の信号とライン毎のデータの流
れを示すタイミングチャートである。

第８図のメモリ２０は２次元のマトリクス状に配列され
たデータが図示していない他の手段によって書込まれて
いる。本例ではこのデータを主走査方向と副走査方向に
分離したラスク走査で読出ずため、主走査アドレスカウ
ンタ２１と副走査アドレスカウンタ２２がある。２３は
主走査方向制御信号発生器、２４は主走査方向カウンタ
、２７は主走査方向重み量発生器で、２１，２３゜２４
．２７は各々第１図の２．３，４．７と同様のものであ
る。但し、主走査アドレスカウンタ２１は後述する主走
査同期信号、即ち主走査方向の１ライン毎に発生する信
号ＢＤＴでリセットされる。副走査アドレスカウンタ２
２は信号ＢＤＴをカウントし、メモリ２０の副走査アド
レスを指定する。また２５はゲート回路、２６はインバ
ータ、２８はシフトレジスタで、これも各々第１図の５
．６．８と同様のものである。２９は主走査方向演算回
路で第１図の演算回路１０ｏと同じもので構成されてい
る。従って、主走査方向の動作に関しては第１図と全く
同じであるので説明を省略し、第１０図のタイミングチ
ャートにおいても省略しである。

ここで、２次元の演算は初めに主走査方向に演算し、次
に副走査方向に演算すれば良いことを示しておく。但し
、式の簡略化のために２Ｘ２＝４点の演算例で示す。４
点のデータ量をマトリクス状に各々Ｐ１．Ｊ・Ｐｌ中１
．Ｊ・Ｐｌ、」÷ｌ・Ｐ　１４１．　Ｊ＋＋　とし、各
４点に乗ぜられるべき重み量をＷ　、　Ｘ　Ｗ　、Ｗ　
ｅ＋Ｉ　Ｘ　Ｗ　ｍ、　Ｗ　ｅ　Ｘ　Ｗ　ｍ＋Ｉ＋Ｗ　
ｓ＋Ｉ　Ｘ　Ｗ　ｍ＋＋とする。但し、１＋Ｊ及びｌ、
ｍは各々主走査方向、副走査方向を表わすとすると、出
カニは次式となる。

Ｉ″Ｗ＠ｌＷｍ０Ｐ１．ｊ＋　Ｗｅ＋１°Ｌ　　＋Ｐｉ
＋＋、、＋”　Ｗｅ’　ＷＩＩｌｉｌ・Ｐｌ、Ｊ＋ｌ　
”　Ｗ６＋１’　ＬＳＩ’　Ｐｌ＋１．Ｊ＋１ところが
（２５）式はマトリクス計算によって次の様に分離でき
る。

（２６）式右辺の第２項は主走査方向に演算した結果で
あるので、初め主走査方向に重み付は演算をしてから、
次に副走査方向に重み付は演算をすれば良いことがわか
る。これは参照データの数、即ちマトリクスの大きさが
大きくなっても同じである。

従って副走査方向にも主走査方向と同様の回路を設けれ
ば良いのであるが、副走査方向の演算をするには１行の
主走査方向の演算結果を全て保存しておく必要がある。

これにシフトレジスタ２８と同様のシフトレジスタを使
うとすると、例えば主走査方向の補間後のデータ量を４
０００とし、個々のデータが８ビツトとすると、８　Ｘ
　４０００＝　３２，０００個のシフトレジスタが必要
となる。また第１図の例で説明した様に８ビツトのラッ
チを使うと４０００ｘ　４　＝　１８，０００個のラッ
チが必要となる。これを高集積化したＩＣを使うとして
も、容量が４０００ｘ　８　ｘ　４　＝　１２８　Ｋビ
ットで入出力端子が８＋８Ｘ４＝４０ビンのシフトレジ
スタまたはラッチが必要となる。従って、本例では一般
的なＲＡＭを使った例を示した。一般の市販器の大容量
スタチックＲＡＭはアドレスビンが多く、ピン数を減ら
す為にデータ端子はＩ１０端子となっている。そこでラ
インメモリであるスタテックＲＡＭ３５〜３８は、デー
タを出力するときは３ステートバツフア４３〜４６で入
力がハイインピーダンスになる様に制御する。

スタテックＲＡＭ３５〜３８にデータが入力する時は出
力データが得られないので、スタテックＲＡＭ３５〜３
８の出力データはラッチ３９〜４２でラッチされる。即
ち、スタテックＲＡＭ３５〜３８からデータが出力して
ラッチ３９〜４２にラッチされ、その後３ステートバツ
フア４３〜４６からスタテックＲＡＭ３５〜３８にデー
タが人力するのをＣＰの１クロック間に行なう。

ラインメモリアドレスカウンタ３４はＢＤＴでリセット
された後、ＣＰをカウントし、主走査方向のアドレスを
出力する。従って、主走査アドレスカウンタ２１とライ
ンメモリアドレスカウンタ３４は同様のものであるが、
スタテックＲＡＭ３５〜３８は補間後のデータが格納さ
れるので、ラインメモリアドレスカウンタ３４は主走査
アドレスカウンタ２１より多くカウントする。またシフ
トレジスタ２８の場合と同様にスタテックＲＡＭ３５に
は最も古いラインがメモリされ、スタテックＲＡＭ３８
には最も新しいラインがメモリされう。従ってデータは
スタテックＲＡＭ３８→３７→３６→３５の順で転送さ
れるのが、ここでも主走査方向と同様の転送制御が必要
となる。

副走査方向制御信号発生器３０．副走査カウンタ３１は
主走査方向の主走査方向制御信号発生器２３、主走査方
向カウンタ２４に各々相当するもので、ＣＰの代りにＢ
ＤＴをクロックするところが異なる。また副走査カウン
タ３１の出力は、主走査方向重み量発生器２７と同様の
副走査方向重み量発生器３２を制御する。また、副走査
方向制御信号発生器３０の出力５ＤＩＳは副走査アドレ
スカウンタ２２を、主走査方向制御信号発生器２３の出
力ＭＤＩＳが主走査アドレスカウンタ２１を制御するの
と同様に制御する。また、スタフ チックＲＡＭ３５〜３８のデータ転送を制御するために
、５ＤＩＳは副走査方向転送制御８３３から発生する書
込み信号Ｗτを制御する。副走査方向転送制御器３３は
主に遅延回路とゲート回路からなり、人力するＣＰと５
ＤＩＳのゲートをとって７１を作り、またスタテックＲ
ＡＭ３５〜３８の出力が確定してからラッチ３９〜４２
にラッチするためのクロックＤＣＰをＣＰを遅延させて
作っている。

第９図のタイミングチャートに従って、スタテックＲＡ
Ｍ３５〜３８のデータ転送について説明する。ＣＰの立
上りでＬ　Ａ、　Ｄ　Ｄ　Ｒがカウントされ、このとき
はＷＥがＨｉｇｈで３ステートバツフア４３〜４６の出
力は高インピーダンスであり、スタテックＲＡＭ３５〜
３８からデータが出力される。出力データは多少遅延す
るのでＣＰを遅延したＤＣＰで出力データが確定してか
ら、ラッチ３９〜４２にラッチする。ラッチ３９〜４２
にラッチされた後、Ｗ下をＬｏｗにすると、スタテック
ＲＡＭ３５〜３８は入力モードとなり、３ステートバツ
フア４３〜４６の出力はイネーブルとなり、スタテック
ＲＡＭ３８には主走査方向演算回路２９の出力ＭＤＡＴ
Ａが、スタテックＲＡＭ３７には３ステートバツフア４
２の出力、即ちスタテックＲＡＭ３８にメモリされてい
たデータが各々同じアドレスにメモリされる。同様に、
スタテックＲＡＭ３６にはスタテックＲＡＭ３７の、ス
タテックＲＡＭ３５にはスタテックＲＡＭ３６のデータ
がメモリされる。この間も副走査方向演算回路４７に入
力するデータはラッチ３９〜４２でラッチされているの
で、常に確定している。

副走査方向演算回路４７は主走査方向演算回路２９と同
様に第１図の演算回路１００と同じものであり、その動
作も第１図の説明と同様であるので省略する。但し、副
走査方向重み量発生器３２の出力ＳＷ、〜Ｓ　Ｗ　４は
第１０図に示す様に１主走査期間は変わらない。また副
走査方向の転送制御は第１１図に示した様に転送しない
時は５ＤＩＳによってＷｌを禁止することによって制御
される。尚、スタテックＲＡＭ３５〜３８は初め読出さ
れてから転送される為、転送されたラインは次のライン
で読出されて演算される。また第１０図かられかる様に
主走査方向に演算されているデータのアドレスと副走査
方向に演算されているデータのアドレスは遅れがあり、
ラインメモリアドレスカウンタ３４のアドレスは、主走
査アドレスカウンタ２１のアドレスに対して然るべき遅
延が必要である。これはラインメモリアドレスカウンタ
３４のリセットをＢＤＴを遅延させることによって簡単
に実現できる。

副走査方向演算回路４７の出力５ＤＡＴＡは（２５）、
（２６）式で説明した様に２次元補間の演算結果となっ
ており、Ｄ／Ａコンバータ４８でアナログ信号とされ、
アンプ４９を介してＡ／Ｄモジュレータ５０（超音波光
変調素子）を駆動する。レーザ５１からのレーザの光は
、ミラー５２を介してＡ／Ｄモジュレータ５０でアンプ
４９の出力信号に従って強度変調され、回転多面鏡５３
でフィルム５４上を主走査する。フィルム５４は図示し
ていないフィルム穆動機構で矢印方向に副走査され、フ
ィルム５４上には、メモリ２０に格納された２次元デー
タの補間されたデータに従って潜像が形成される。また
回転多面鏡５３よりのレーザ光の一部は、光検出器５５
で検出され、主走査同期信号ＢＤＴとなり、前述したよ
うに主走査方向のリセット、及び副走査方向のカウント
に使われる。

尚、５４は他の媒体、例えば電子写真感光体などでも良
い。また媒体が半導体レーザに感度があれば、Ａ／Ｄモ
ジュレータ５０を必要とせずアンプ４９の出力は直接レ
ーザをドライブすれば良い。本発明はレーザプリンタに
限定されるものではなく、例えばインクジェットプリン
タなどに置き替えることもまた可能である。また、副走
査方向は多少時間的余裕があるので、副走査方向制御信
号発生器３０．副走査カウンタ３１は、マイクロコンピ
ュータのソフトウェアで作り出すことも可能である。ま
た第８図でＡ／Ｄモジュレータ５０、フィルム５４は各
々入力に対して非線型時性を持つので、副走査方向演算
回路４７とＤ／Ａコンバータ４８の間にルックアップテ
ーブルを設け、その非線型特性を補正するのが一般的で
ある。

これまで本パイプライン演算装置１０５が１次元、２次
元のデータ補間をする例を述べたが、３次元以上のデー
タ補間にも有効であるのはもちろんである。例えば、人
間の動きをメモリしてロボットに真似させる様な場合、
手先などの１点だけにしても３次元のデータが長時間に
渡ってメモリされねばならないため、そのデータ量は膨
大となる。一般にこのデータはデータ圧縮されてメモリ
されるが、出力するときに補間を使うならば、サンプリ
ング周波数をより遅くし、さらにデータ量を減らすこと
が可能となり、本パイプライン演算装置１０５はこの様
な場合にも有効である。

以上説明した様に本バイブライン演算装置１０５は従来
計算機で行なっていた補間処理を、データの流れを制御
する制御信号発生器を具備し、演算回路に入力、または
出力するデータの一方のデータの流れを制御して、デー
タの流れの倍率変換を行なうバイブライン処理装置を提
供することにより、大容量のメモリを必要とせず、高速
、または殆どリアルタイムで任意の倍率の補間処理を可
能とした。また本発明は補間処理以外、例えばフィルタ
処理にもまた有効である。

ところで、このバイブライン演算部１０５では、理論的
にはどの様な補間倍率も可能であるが、補間倍率によっ
てはハードウェアの規模が増大してしまう。そこで、実
用的には実行する補間倍率を限定するのが得策であり、
そのため補間処理にバイブライン演算回路を用いた場合
は、補間倍率が限定されるので、従来例の様な補間倍率
の決定方法はできなくなる。また、従来例では補間倍率
を決定する際に、最初から記録される画像間の間隙の総
和を固定した決定方法としているが、この場合は得策で
はない。何故ならば、成る補間倍率で補間な行った場合
の間隙の総和が固定された数より僅かにでもすくなけれ
ば１段低い補間倍率を選択せねばならず、記録される画
像間の間隙が必要以上に大ぎく、また出力画像が小さく
なってしまい、出力媒体の有効利用の点から甚だ不利で
ある。

次に補間倍率を限定する場合の、最適な限定方法を説明
する。

補間倍率の種類をあまり少なくすると、画像を補間して
拡大する場合に、整数倍に限定すると、その面積は補間
倍率の２乗となり、面積倍率は１倍、４倍、９倍、１６
倍・・・どなる。また、１ステツプごとの拡大比率は４
倍、２．２５倍、１．７８倍・・・となり、元の画像に
列する拡大率が低い場合程、１ステツプごとの拡大比率
が大きく、実用上問題がある。

補間倍率の１ステツプごとの倍率比が補間倍率にかかわ
らず一定であることが理想的であるが、後述する様に補
間倍率を分数で表わした場合、ハードウェアは最低で、
その分子の数を繰返すシーケンスになる。例えば、倍率
比を１．１と一定にすると、１倍、１．１倍、１．２１
倍、１．３３１倍・・・となり、１．１＝１１／１０で
あるが、１．２１＝１２１／１００．１．３３１＝１３
３１／１０００・・・どなって、ハードウェアは非常に
長い周期の繰返しをしなければならない。

この繰返しはカウンタ回路で実行されるので、カウンタ
回路の規模が大きくなるのと、後述する様に補間演算に
おける重み量を格納するメモリの容量も大きくなって、
この方法は実用的ではない。

従って、１ステツプごとの倍率比がある範囲に収める方
法をとらざるを得ない。

ここで、補間倍率を成る系列の整数列と１以上２未満の
分数列を乗じたものとし、ＢとＬを定数、ｎとｋを変数
として整数列をＢ　ｎ、分数列をに／Ｌ、補間倍率をＭ
。、、と表わして、Ｍｌｌ、に＝Ｂ”　×ｋ／Ｌ　　　
　　・・・（２２）とする。但し、Ｂは正の整数、Ｌは
２以上の正の整数、ｎは零を含む正の整数、ｋはＬ以上
Ｂ×Ｌ未満の整数とする。

１ステツプごとの倍率比をＲとして、その最大と最小は
、 ＲＭＡＸ　＝　Ｍｒｌ、Ｌ４１　／　Ｍｎ、ＢＬ−＋＝
　Ｂ　ｔ、／　Ｂ　Ｌ　−１・−（２３） ＲｙｒＮ　＝Ｍｎ＋ｒ、ｔ、／Ｍ、、ＢＬ−１＝　Ｂ　
Ｌ／　Ｂ　Ｌ　−１・−（２４） となり、ｎの値の影響を受けないことがわかる。

言い換えると、補間倍率を（２２）式のようにすると、
Ｂ″からＢ　ｎ＋１の間ではＲは変動するが、ｋが同じ
ならばｎが変ってもＲは一定であり、補間倍率が大きく
違っても、１ステツプごとの倍率比は余り変動しないこ
とがわかる。また、（２３）式からＲＭＡＸはＬの値だ
けによって決まり、Ｌが大きい方がＲＭＡＸは小さくな
るが、前述した様にハードウェアの繰返し周期は分子に
よって決まり、ＢｘＬの値が大きくなると、繰返し周期
の種類が増え、また長い周期となってハードウェアを大
きくしてしまうので、ＢとＬは小さい方が望ましい。Ｂ
が１ではＢ’は常に１で、（２２）式は１倍から２倍未
満の補間倍率しかとり得ないから、２倍以上にも補間し
たい場合はＢの最小値は２である。

また、ＬはＢのべき数とした方が補間倍率はきりの良い
値となる。式で示すと、Ｃを正の整数として、 Ｌ＝Ｂ’　　　　　　　　　　　・・・（２５）とおい
て、（２２）式に代入すると、 Ｍｎ、に＝　Ｂ　”−”　　Ｘ　ｋ　　　　”・（２６
）となって、ｎ≧Ｃでは補間倍率は整数となる。但し、
補間倍率が整数の場合はハードウェアの繰返しサイクル
はその整数値となる。また、（２４）式からＢが小さい
方がＲＭＩＮは大きくなり、ＲＭＡＸとＲＭ工、の差が
小さくなる。従ってＢ＝２が望ましく、Ｌ＝２ｃが望ま
しいことになる。

また、前述した様に画像データを補間して拡大する場合
は面積倍率はＭ。、にの２乗となり、１ステツプごとの
拡大比率の最大と最小は各々ＲＭＡＸの２乗％ＲＭＩＨ
の２乗となる。１ステツプごとの面積の拡大比率をＳと
すると、 ＳＭＡＸ　＝　（ＲＭＡＸ　）　２＝　（Ｌ＋１／Ｌ）
　２・・・（２７） ＳＭＴＮ　＝　（ＲＭｘＮ）２＝　（Ｂ、Ｌ／ＢＬ−１
）２・・・（２８） となり、５Ｉ１１．、ｌの値をいくらに抑えるのか決め
れば、Ｌの値が決まる。第２５図（Ａ）に許容するＳの
値を換えた場合のＬの条件と、条件を満たす最小のしの
値を示す。

第２５図（Ａ）でＳ　ＭＡＸ≦１．０５と言うのは１ス
テツプごとの面積の拡大比率が５％以下ということを示
す。また、先に示した様に、Ｌは２のべき数であること
が望ましいので、Ｌの値を２のべき数とした場合のＳ　
ＭＡＸを第２５図（Ｂ）に示す。また、各々のＳ　ＭＡ
Ｘの差・・・を最古列に示す。

（２７）式はＬの値が大ぎくなるとＳ　ＭＡＸが１に近
くなる漸近線を示しているので、Ｌが大きくなる程Ｓ　
ＭＡＸの減り方が小さくなる。どの値のＳ　ＭＡＸが許
容できるかは、目的や個人の好みによって異なるが、ハ
ードウェアを考慮するとＬ＝８位が実用的であると考え
られる。

Ｂ＝２、Ｌ＝８として（２２）式を書き換えると、 Ｍｎ、に＝２°Ｘｋ／８　　　　　　・　（２９）とな
り、ｎ≧３、即ち、補間倍率は８倍以上では整数倍とな
る。

なお、Ｂ＝２、Ｌ＝８では（２８）式から、ＳＭＩＮ＝
１．１３　　　　　　　・・・（３０）となり、１ステ
ツプごとの面積の拡大比率は１３％増から２７％増まで
変動する。

また、同じＢ＝２、Ｌ＝８では（２３）。

（２４）式から、 ＲＭＡＸ　＝１．、　１３　　　　　　　・・−（３１
）ＲＭＩＮ＝１．０６　　　　　　　・・・（３２）と
なり、１次元での１ステツプごとの倍率比は６％増から
１３％増まで変動する。

なお、画像を補間する場合は（２２）式で示された倍率
の補間演算をマトリクス演算して、２次元に拡張するこ
とが出来る。

また、２次元演算をする際に異なる倍率で演算して、縦
横の倍率を変えることも可能である。

第２５図（Ｃ）に（２９）式でｎ≦３の場合の補間倍率
の例を示す。第６図に示した補間倍率とＤＩＳとは、第
２５図（Ｃ）の補間倍率に対応している。又、本例では
示していないが、それぞれの補間倍率の重み量もどの倍
率であっても４×１６＝６４個あれば良い。このことは
補間倍率の変更においても、前記関係式を満足する倍率
であれば、本例でいえばＤＩＳの周期である１６クロツ
ク間の値と６４個の重み量を変更するだけで良いため、
ハードウェアを小さく又固定できる。

以上説明した様に、本バイブライン演算部を含むデータ
処理装置は従来計算機で行っていた画像の補間処理を、
大容量のメモリを必要とせず、高速またはほとんどリア
ルタイムでの補間処理を可能とし、且つ補間倍率をほぼ
等倍率比で大がかりな変更なしに選択できるものである
。またこのバイブライン演算部を使用した画像処理装置
は、前記効果と共に、入力画像の情報と出力画像の形態
に対する情報から、限定された補間倍率の内から最適な
補間倍率を選び出すと共に、画像外の間隙を設定して、
記録媒体上における画像面積の使用率を上げることを可
能にした。

一以下余白一 ［発明の効果コ 本発明により、大容量のメモリを必要とせず、高速また
はほとんどリアルタイムでの補間処理を可能とし、且つ
補間倍率をほぼ等倍率比で大がかりな変更なしに選択で
きるバイブライン方式のデータ処理装置を提供できる。

【図面の簡単な説明】

第１図は１次元の補間処理をするバイブライン演算部を
含むデータ処理装置のブロック図、第２図は第１図番部
の信号とデータの流れを示すタイミングチャート、 第３図（Ａ）、（Ｂ）は３補間間をする場合のデータの
位置と重み量との関係図、 第４図（Ａ）、（Ｂ）は直線補間をする場合のデータの
位置と重み量との関係図、 第５図（Ａ）、（Ｂ）は最近傍補間をする場合データの
位置と重み量との関係図、 第６図はデータの流れを制御する信号の種々の補間倍率
の例を示す図、 第７図は第１図の一部を変えた場合の各部の信号とデー
タの流れを示すタイミングチャート、第８図は第１図を
２次元の補間処理に拡張した場合のブロック図゛、 第９図は第８図における副走査方向のデータ転送を説明
するタイミングチャート、 第１０図は第８図における各部の信号とデータの流れを
示す主走査方向のタイミングチャート、第１１図は第８
図における各部の信号とラインの流れを示す副走査方向
のタイミングチャート、第１２図（Ａ）〜（Ｃ）は直線
補間の原理を示す図、 第１３図（Ａ）〜（Ｃ）は第１２図と同様の補間データ
の求め方の別の例を示す図、 第１４図は種々の補間関数の例を示す図、第１５図は第
１４図に示した補間関数のスペクトルを示す図、 第１６図（Ａ）、（Ｂ）は直線補間をする場合のデータ
の位置と重み量との関係を示した整数倍補間と非整数倍
補間の例を示す図、 第１７図はパイプライン演算部を中心に詳細に示したデ
ータ処理装置のブロック図、 第１８図は第１７図の各部におけるライン単位でのデー
タの流れを示したタイミングチャート、第１９図、第２
０図は第１７図のデータ出力部の詳細例を示す図、 第２１図は実施例の画像処理装置のブロック図、 第２２図はパイプライン演算部の入力ラインバツファと
出力ラインバッファとの関係を示す図、第２３図は実施
例の画像処理装置の出力例を示す図、 第２４図は実施例の画像処理装置の処理フローチャート
、 第２５図（Ａ）〜（Ｃ）は補間倍率の算出を説明する図
、 第２６図（ａ）〜（Ｃ）は補間演算時のデータの流れを
示す図である。 図中、１・・・メモリ、２・・・アドレスカウンタ、３
・・・制御信号発生器、４・・・カウンタ、５・・・ゲ
ート、６・・・インバータ、７・・・重み量発生器、８
・・・シフトレジスタ／ラッチ、９〜１２・・・乗算回
路、１３〜１５加算回路、１６・・・マルチプレクサ、
１７・・・Ｄ／Ａコンバータ、１８・・・アンプ、１９
・・・ＣＲＴ、１００・・・画像信号入力部、１０１・
・・バスライン、１０２・・・ＣＰＵ部、１０３・・・
画像メモリ、１０４・・・ＤＭＡコントローラ、１ｏ５
・・・パイプライン演算部、１０６・・・画像出力部、
１０７〜１１０・・・アドレスカウンタ、１１１〜１１
４・・・ラインバッファメモリ、１１５〜１２２・・・
スイッチ回路である。 −Ｎｍ −〜ｍ （Ａ） （Ｃ） 第１２図 （Ａ） （Ｂ） （Ｃ） 第１３図

Claims (5)

【特許請求の範囲】
1. （１）パイプライン方式によりデータを処理するデータ
   処理装置において、 Ｂ＾ｎ×ｋ／Ｌ 但し、Ｂ、Ｌは定数でＢは正の整数、 Ｌは２以上の整数、 ｎ、ｋは変数でｎは零を含む正の整数、 ｋはＬ以上でＢ×Ｌ未満の整数 で表わされる補間倍率を指示する指示手段と、該指示手
   段により指示された前記補間倍率に対応するタイミング
   でデータを入力する入力手段と、該入力手段により入力
   された複数のデータを基に前記補間倍率に対応する補間
   演算を行う演算手段と、一定のタイミングで前記演算手
   段による演算結果を出力する出力手段と、前記入力手段
   のデータの流れと前記出力手段のデータの流れとの整合
   を図る制御手段とを備えることを特徴とするデータ処理
   装置。
2. （２）ＬをＢのべき数とすることを特徴とする特許請求
   の範囲第１項記載のデータ処理装置。
3. （３）Ｂ＝２、Ｌ＝８とすることを特徴とする特許請求
   の範囲第２項記載のデータ処理装置。
4. （４）データは２次元画像データで、２系統を組合せる
   ことにより、２次元の補間演算することを特徴とする特
   許請求の範囲第１項記載のデータ処理装置。
5. （５）２次元の補間演算されたデータの画像表示または
   画像記録を行うことを特徴とする特許請求の範囲第４項
   記載のデータ処理装置。