JPS63102468A - 画像デ−タ解像度変換装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 「産業上の利用分野］ 本発明は、画像データ解像度変換装置に関する。

［従来の技術］ 近年、コンピュータ技術の発達に伴って、コンピュータ
による画像処理がさかんに行われている。

ところで１画像データは膨大なデータ量となるために、
画像処理システムにおいて、データ容に、処理速度が大
きな問題となる。一方、より鮮明な画像を入出力したい
という要求によって、画像入出力装置は、高解像度化の
傾向にあり、画像データは益々、増大する方向にある。

従来、画像入出力装置と画像処理システムとを接続する
場合、入出力装置の解像山分のデータ量を記憶するメモ
リ領域を確保するか、または、第９図に示す手法を採用
している。

第９図に示す手法は、画像メモリ容量よりも大きなデー
タ賃を入出力する入出力装置に対して（たとえば、入出
力装置が画像メモリの４倍の解像力を持っている場合）
、第９図（１）に示すように、入力データを間引いて画
像メモリに記憶し、出力爵には、第９図（２）に示すよ
うに、同一データを重ね打ちすることによって、高解像
出力装置に対応するようにしている。

しかし、上記手法では、画像メモリ上に記憶されている
解像度以上の出力品位を得ることはできないという問題
がある。

［発明の［１的］ 本発明は、上記従来装置の問題点に着目してなされたも
ので、高解像度画像データ入力装芒と、低解像度画像デ
ータを記憶する画像メモリとを接続する画像データ解像
度変換装置において、画像メモリの解像度以上の品位を
保って、画像の人出力を行なう画像データ解像度変換装
置を提供することを目的とするものである。

［発明の実施例］ 第１図は、本発明において、解像度を１７４に変換する
説明図である。つまり、画像メモリの４倍の解像度を入
出力装置が有し、その入出力装置の出力画像データの解
像度をｌ／４にしてから画像メモリに記憶する場合の説
明図である。

この場合、入力画像データにおける４ｘ４画素のブロッ
ク内の平均濃度を演算し、この平均濃度を画像メモリに
記憶させ、これによって、上記１／４の解像度変換を行
なう。

１／４の解像度に変換されたデータ（画像メモリに記憶
させる１画素のデータ）をＡとし、その変換前のデータ
をａ、ｂ、Ｃ１・・・（４×４画素のブロックの中の各
画素）とすると、 Ａ−（ａ＋ｂ＋Ｃ＋ｄ＋ｆ＋ｇ＋ｈ＋ｉ＋に＋１＋ｍ＋
ｎ＋ｐ＋ｑ＋ｒ＋ｓ）／１６ となり、このようにして求められた平均濃度が、解像度
が１／４に変換されたデータＡである。

第２図は、上記解像度変換を実現する回路例を示す図で
ある。

この回路は、イメージスキャナ１と、画素データを１つ
づつラッチするラッチ５と、所定ブロック内の一次元方
向の画素データを平均する一次元演算回路２と、この−
次元演算回路の出力データをラッチするラッチ８と、−
次元演算回路２の出力データに基づいて、上記画素デー
タを二次元方向に平均する二次元演算回路３と、画像メ
モリ４とを有する。

つまり、−次元演算回路２は、アダー６と、ラッチ７と
によって、Ｎ×Ｎ画素（Ｎは２以上の整数）で構成され
るｌブロック内における一次元方向の各画素の濃度平均
値を順次、演算する回路の一例である′、また、二次元
演算回路３は、ラインバッファ１１と、アダー９と、ラ
ッチ１０とによって、上記１ブロック内における二次元
方向の各画素の濃度平均値を順次、演算する回路の一例
である。

第２図において、イメージスキャナｌから入力された画
像データ（１画素当り、８ビツトの濃度データとする）
は、−次元演算回路２で、ブロック内の一次元方向の平
均値が演算される。

すなわち、 ａ　　’　＝　　（ａ＋ｂ＋ｃ＋ｄ）／４ｆ　　’＝　
　（ｆ＋ｇ＋ｈ＋ｉ）／４に’＝　　（ｋ＋ｌ＋ｍ＋ｎ
）／４ ｐ　’　＝　　（ｐ　＋　ｑ　＋　ｒ　＋　Ｓ　）　／
　４というように、−次元方向の平均値の演算がなされ
る。

二次元演算回路３は、−次元演算回路２で演算された一
次元方向の平均値濃度を、二次元的に平均する回路であ
る。

すなわち、 Ａ＝　（ａ’＋ｆ’＋に’＋ｐ’）／４という演算がな
され、所定ブロック内の平均濃度Ａが、画像メモリ４に
書き込まれる。

また、−次元演算回路２は、アダー６とチー２チアとを
有し、二次元演算回路３は、アダー９とラッチ１０とラ
インバッファ１１とアドレスカウンタ１２とを有する。

ラッチ５は、イメージスキャナ１から出力された濃度デ
ータを、−次元的に（すなわち、ａ、ｂ、ｃ、ｄ、ｅ、
・・−・・・、ｆ、ｇ、ｈ、・・・・・・といつた順序
で）ラッチするものである。また、ラッチ７は、ブロッ
クの切れ目で（すなわち、４画素おきに）、クリアされ
るものである。

したがって、チー２チ５がデータａを出力しているとき
、ラッチ７がクリアされているので、アダー６はデータ
ａを出力し、このアダー６の出力データａをラッチ７が
ラッチする。引続いて、ラッチ５がデータｂを出力する
と、アダー６が、ラッチ５の出力データｂとラッチ７の
出力ａデータとを入力するので、アダー６はａ＋ｂを出
力する。

上記と同様の動作を４回繰り返すことによって、アダー
６は、ａ＋ｂ＋ｃ＋ｄを出力し、この出力を、ラッチ８
がラッチする。

ところで、ラッチ８は、その入力を２ビツトシフトして
結線しである。これによって、ラッチ８は、入力を４で
割った値をラッチする。つまり、（ａ＋ｂ＋ｃ＋ｄ）／
４の値をラッチする。

ここで、１つのブロックの切れ目になるので、ラッチ７
がクリアされ、次のブロック（ｅ以降のブロック）に対
しても、上記と同様の動作が緑り返され、ブロック内の
一次元方向の平均値が順次、ラッチ８にラッチされる。

次に、二次元演算回路３について説明する。

二次元演算回路３は、アダー９と、ラッチ１０と、ライ
ンバッファ１１と、アドレスカウンタ１２とを有する。

ラッチ１０は、二次元方向のブロックの変り［１で（す
なわち、１６６画素とに）クリアされるものであり、そ
のクリアされている期間は、ｌライン（４画素）分の期
間である。

ラッチ８は、ｌブロック内の一次元方向の平均濃度を出
力し、二次元演算回路３がこれを二次元方向に演算する
。この場合、次のラインのデータは、そのラインのデー
タがすべて送られてきた後でないと送られないので、ラ
インバッファ１１に演算結果を保持する。そして、ライ
ンバッファ１１は、アドレスカウンタ１２によるアドレ
スカウントの１サイクル中に、リードとライトとの２サ
イクルを実行するものである。

すなわち、ｌブロックの先頭ラインの平均値が出力され
ている間は、それ以前のラインのブロックの演算結果を
画像メモリ４に転送するリードサイクルとライトサイク
ルである。そして、ａ′、ｅｏ、・・・という順序でラ
ッチ８の出力が二次元演算回路３に入力されたとすると
、このときにラッチ１０はクリアされているので、アダ
ー９の出力はａ゛、ｅｏ、・・・となり、このデータが
、上記ライトサイクルに、順次、書き込まれる。

ｌブロック内の２ライン目から４ライン目が出力されて
いる間は、リードサイクルである。このリードサイクル
において、ラインバッファ１１の内容をラッチ１０に読
み出す、そして、リードサイクル読み出したデータとう
７チ８の出力データとを加算した結果を、ライトサイク
ルにおいてラインバッファ１１に占き込む、すなわち、
第１図の１ライン目において、リードサイクルで１ライ
ン目のａ゛、ｅｏ、・・・が読み出され、ライトサイク
ルで（ａ’＋ｆ’）、（ｅ＋ｊ　’）　、・・・が書き
込まれる。

これを繰り返して、ｌブロック内の二次元方向の加算演
算が実行され、その結果は次のライン（下のブロックの
先頭ライン）の処理サイクルで画像メモリ４に転送され
る。このときに、前回と同様に結線を２ビツト、シフト
して転送することによって、 Ａ＝　（ａ’＋ｆ’＋に’＋ｐ’）／４＝　（ａ＋ｂ＋
ｃ＋ｄ＋ｆ＋ｇ＋ｈ＋ｉ＋に＋１　＋　ｍ　＋　ｎ　＋
　ｐ　＋　ｑ　＋　ｒ　＋　Ｓ　）　／　ｌ　６が実現
される。

次に、画像メモリ４の記憶内容を出力するときに、解像
度を４倍に変換する動作について説明する。

第４図は、上記実施例において、Ａ、Ｂ、Ｃ１Ｄの４点
から中間点を内挿する説明図である。

ここで、２点Ａ、Ｂ間の任意の点Ｅ（点Ｅは、第４図に
示しである）の−次元線形補間は、Ｅ＝　（１−ｔ）Ａ
＋ｔＢ・・・・・・・・・・・・・・・・・・（１）で
表される。なお、Ｏ≦【≦１である・したがって、第５
図に示す格子上の４点、Ａ、Ｂ、Ｃ，Ｄ間の任二αのＧ
の二次元線形補間は、ＡＣ上の点をＥとし、ＢＤ−ヒの
点をＦとした場合、Ｇ＝　（１−ｓ）Ｅ＋５Ｆ Ｅ＝　（１−ｔ）Ａ＋ｔｃ Ｆ＝　（１−ｔ）Ｂ＋ＬＤ・・・・・・・・・・・・・
・・・・・（２）で表される。なお、０≦Ｓ≦１であり
、Ｏ≦ｔ≦１である。

ここで解像度を４倍に変換する場合、第３図に示すよう
にｓ、ｔは、０、Ｓｉ、　５４、％の４つの値しかとら
ない。

上記（１）式でｔが０、ハ、島、残の値をとるとき、Ｅ
のイ４はそれぞれ次のようになる。

し＝０のときのＥはＡ、 ｔ＝嵐のときのＥは（３Ａ／４＋Ｂ／４）、ｔ＝局のと
きのＥは（Ａ／２＋Ｂ／２）、ｔ−％のときのＥは（Ａ
／４＋３Ｂ／４）・・・・・・・・・・・・・・・・・
・・・・・・・（３）になる。

第６図は、上記（３）式を実現する一次元線形補間回路
３０の一例を示すブロック図である。

この−次元線形補間回路３０は、８ビツトの４ラインか
ら１ラインを選択するマルチプレクサ２１．２２と、８
ビツトのアダー２４．２５．２６と、２ビツトカウンタ
２３とで構成されている。

マルチプレクサ２１．２２は、所定画素の濃度データを
段階的に分割し、これら複数の値から１つを選択する選
択手段の一例である。２ビツトカウンタ２３は、これら
選択手段にセレクト信号を供給するカウント手段の一例
である。アダー２６は、これら２つの選択手段の出力デ
ータ同志を加算する加算手段の一例である。

上記式（３）における人力濃度の１／２．１／４は、ビ
ットシフトして結線することによって実現でき、３／４
は、ｌ／２とｌ／４とを７ダー２４、または２５が加算
することによって実現できる。

これらの（Ｕを、２ビツトカウンタ２３による制御の下
に（２ビツトカウンタ２３が出力するセレクト信号によ
って）、順次マルチプレクサ２１．２２が選択、出力し
、この値をアダー６で加算することによって、−次元線
形補間を実現できる。

第７図は、−次元線形補間回路４１．４２を二段に構成
して、二次元線形補間回路４０を実現する回路例を示す
図である。

二次元線形補間回路４０は、−次元線形補間回路４１．
４２．４３と、入力ラッチ４４と、出力ラッチ４５とを
有する。また、−次元線形補間回路４１．４２．４３の
それぞれは、第６図に示すと一次元線形補間回路３０と
同じである。

そして、二次元線形補間回路４０は、式（２）を実現す
る。つまり、第３図に示すＡ、Ｂ、Ｃ１Ｄの４点の濃度
を入力することによって、そのブロック内の各画素のＤ
Ｉ′ｆ（４／４画；ｋにおける各画素の濃度）を、式（
２）に示すように、内挿する。

第８図は、二次元線形補間回路４０を使用して解像度変
換する回路を示す図である。

この実施例は、バッファ回路５０と二次元線形補間回路
４０とで構成され、バッファ回路５０は、アドレスカウ
ンタ５１と、？ラインバッファ５２と、チー２チ５３．
５４．５５，５６とを有する。２ラインバツフγ５２は
、補間に必要な２ライン分のデータ（４点Ａ、Ｂ、Ｃ，
Ｄ）を同時に保持するものであり、ラッチ５３．５４．
５５．５６は、上記４点のデータを二次元線形補間回路
４０に同時に供給するものである。

次に、解像度を４倍に変換する動作について説明する。

画像メモリｌから読出された画像データのうち２９４７
分のデータが、２ラインバツフア５２にバッファリング
され、補間すべき点の周囲４点Ａ、Ｂ、Ｃ，Ｄの各値が
、二次元線形補間回路４０に入力される。そして、二次
元線形補間回路４０において、補間点の濃度が順次、算
出され、プリンタ６０に送られる。

上記実施例は、高解像入力装置から低解像メモリへの解
像度変換の場合に、ブロック内の羽均値を演算する操作
を採用するものであり、この操作は、高解像入力に対し
て、平滑フィルタリングして低周波でサンプリングする
ことになる。そして、このフィルタリング操作によって
、入力雑音を除去し、低サンプリングした際に折り返し
雑音を生じさせる画像データの高周波成分を除去する。

また、このときに、画像処理上問題となるあみ点表現さ
れた画像が入力されてたとしても、その画像データが平
滑化され、滑らかな階調画像に変換される。

さらに、低解像メモリから高解像出力装置への解像度変
換のときに線形変換を用いることによって、低解像度化
によって生じるエツジのエリシング（ぎざぎざ）を緩和
し、滑らかな階調表現を実現するできる。

上記実施例は、高解像画像入出力装置と低解像画像メモ
リとを、濃度平均化および線形補間を用いた解像度変換
回路によって接続したので、小容量の画像メモリーを使
用して、高精細な画像データの入出力を回走とし、経済
的かつ効率のよい画像処理システムの構成が容易である
。

１−記実施例は、人力画像の解像度をｌ／４に変換した
後に、これを４倍の解像度に変換しているが、他の比率
の解像度に変換するようにしてもよい、つまり、第２図
において、１／４に解像度を変換しているが、その解像
度をｌ／Ｎに変換するようにしてもよく、第８図に示す
実施例は、解像度を４倍に変換する例であるが、Ｍ倍（
Ｍは２以七の整数）に解像度を変換するようにしてもよ
い。そして、ｌ／Ｎ倍に解像度を変換した後に、Ｍイ８
に変換する場合、そのＮの値とＭの値とを同じにしても
、また、異ならせてもよい。

さらに、」二足実施例において、濃度データを８ビツト
で表現しているが、他のビット長（データ長）で濃度デ
ータを表現するようにしてもよ１、Ｘ。

［発ｌηの効果］ 本発明によれば、高解像度画像データ入力装置と、低解
像度画像データを記憶する画像メモリとを接続する画像
データの解像度変換装置において、画像メモリの解像度
以上の品位を保って・画像の入出力を行なうことができ
るという効果を有する。

【図面の簡単な説明】

第１図は、解像度を１／４に変換する場合の説明図であ
る。 第２図は、解像度をｌ／４に変換する回路例である。 第３図は、解像度を４倍に変換する場合の説明図である
。 第４図は、上記実施例における一次元線形補間の説明図
である。 第５図は、上記実施例における二次元線形補間の１説明
図である。 第６図は、Ｅ記実施例における一次元線形補間回路の一
例を示す回路図である。 第７図は、上記実施例における二次元線形補間回路の一
例を示す回路図である。 第８図は、」二足実施例において、二次元線形補間を用
いて解像度を４倍に変換する回路の一例である。 第９図（１）、（２）は、従来における解像度変換の説
１ｊ１１頑である。 ２・・・−次元演算回路、 ３・・・二次元演算回路、 ２１．２２・・・マルチプレクサ、 ３０．４１〜４３・・・−次元線形補間回路、４０・・
・二次元線形補間回路、 ４２・・・４９７７回路。 特許出願人　　キャノン株式会社 同代理人　　　用久保　　新　− 第３図 第４図 ＣＤ ｒ−−−”−−−−−−−−−−−−−！Ｌ　−一一一
一一一　−〜−一一一一−−−第７図 第９図

Claims (1)

1. 【特許請求の範囲】 高解像度画像データ入力装置と、低解像度画像データを
   記憶する画像メモリとを接続する画像データ解像度変換
   装置において、 加算手段と、ラッチ手段とによって、Ｎ×Ｎ画素（Ｎは
   ２以上の整数）で構成される１ブロック内における一次
   元方向の各画素の濃度平均値を順次、演算する一次元演
   算回路と； ラインバッファ手段と、加算手段と、ラッチ手段とによ
   って、前記１ブロック内における二次元方向の各画素の
   濃度平均値を順次、演算する二次元演算回路と； を有することを特徴とする画像データ解像度変換装置。