JPS6353952B2 - - Google Patents
Info
- Publication number
- JPS6353952B2 JPS6353952B2 JP56029424A JP2942481A JPS6353952B2 JP S6353952 B2 JPS6353952 B2 JP S6353952B2 JP 56029424 A JP56029424 A JP 56029424A JP 2942481 A JP2942481 A JP 2942481A JP S6353952 B2 JPS6353952 B2 JP S6353952B2
- Authority
- JP
- Japan
- Prior art keywords
- heat
- circuit
- recording element
- constant voltage
- generating recording
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000007639 printing Methods 0.000 description 11
- 101150075071 TRS1 gene Proteins 0.000 description 9
- 239000003990 capacitor Substances 0.000 description 9
- 101710170230 Antimicrobial peptide 1 Proteins 0.000 description 6
- 238000007651 thermal printing Methods 0.000 description 5
- 101150072109 trr1 gene Proteins 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 101100154580 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) TRR2 gene Proteins 0.000 description 2
- -1 TRS2 Proteins 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
- B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
- B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
- B41J2/315—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material
- B41J2/32—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material using thermal heads
- B41J2/375—Protection arrangements against overheating
Landscapes
- Electronic Switches (AREA)
Description
【発明の詳細な説明】
本発明は、発熱記録素子駆動回路に関し、特
に、電力消費を軽減すると共に、発熱記録素子の
破損を防止するようにしたものである。
に、電力消費を軽減すると共に、発熱記録素子の
破損を防止するようにしたものである。
電卓等、携帯用電子機器においては、電源とし
て電池を用いるが、長時間の使用に耐えうるため
に、極力消費電力を押える必要がある。従つて、
電子機器の中央演算処理装置（以下、CPUと呼
ぶ）を構成するICやLSIには、消費電力の少ない
CMOS型等が用いられている。また、かかる携
帯用電子機器においては、記録が残るプリンタ付
のものに対する需要が多く、印字時の発生音が低
いことからサーマル式印字機が使用される場合が
ある。
て電池を用いるが、長時間の使用に耐えうるため
に、極力消費電力を押える必要がある。従つて、
電子機器の中央演算処理装置（以下、CPUと呼
ぶ）を構成するICやLSIには、消費電力の少ない
CMOS型等が用いられている。また、かかる携
帯用電子機器においては、記録が残るプリンタ付
のものに対する需要が多く、印字時の発生音が低
いことからサーマル式印字機が使用される場合が
ある。
ここで、サーマル式印字機では、感熱紙に文字
を印字する際に、サーマルヘツドの１セグメン
ト、すなわち、ひとつの発熱記録素子当り約100
ｍＡの電流を流す必要があり、また、サーマルヘ
ツドを移動させる小型のステツプモーターを駆動
するためにも、約100ｍＡの電流が必要となる。
従つて、このようなサーマル式印字機を用いて出
力データ等を印字する電子機器、例えば印字式電
卓においては、電池の使用時間を長くするため
に、サーマル式印字機の各機器を駆動する各種増
幅回路や定電圧回路等での消費電力を極力押える
必要がある。
を印字する際に、サーマルヘツドの１セグメン
ト、すなわち、ひとつの発熱記録素子当り約100
ｍＡの電流を流す必要があり、また、サーマルヘ
ツドを移動させる小型のステツプモーターを駆動
するためにも、約100ｍＡの電流が必要となる。
従つて、このようなサーマル式印字機を用いて出
力データ等を印字する電子機器、例えば印字式電
卓においては、電池の使用時間を長くするため
に、サーマル式印字機の各機器を駆動する各種増
幅回路や定電圧回路等での消費電力を極力押える
必要がある。
第１図は上述したサーマル式印字機の駆動回路
の１例を示し、ここで、BATは電池であり、低
電力消費のCMOS型を用いたCPU電力供給源と
しての定電圧回路REGに接続され、定電圧回路
REGで得た一定電圧を増幅回路AMP１〜
AMPN、および発熱記録素子TH１〜THNに供
給しておく。
の１例を示し、ここで、BATは電池であり、低
電力消費のCMOS型を用いたCPU電力供給源と
しての定電圧回路REGに接続され、定電圧回路
REGで得た一定電圧を増幅回路AMP１〜
AMPN、および発熱記録素子TH１〜THNに供
給しておく。
ここで、キーボード（図示せず）上のキーを押
下げると、その操作に応動してCPUの出力端子
Ｔ１〜TNにいずれかに高論理レベルの印字信号
が出力される。その信号を増幅回路AMP１〜
AMPNで増幅してトランジスタTR１〜TRNの
ベースに印加すると、トランジスタTR１〜
TRNが導通されて発熱記録素子TH１〜THNが
駆動されて発熱する。
下げると、その操作に応動してCPUの出力端子
Ｔ１〜TNにいずれかに高論理レベルの印字信号
が出力される。その信号を増幅回路AMP１〜
AMPNで増幅してトランジスタTR１〜TRNの
ベースに印加すると、トランジスタTR１〜
TRNが導通されて発熱記録素子TH１〜THNが
駆動されて発熱する。
ここで、定電圧回路REGには、電池BATから
トランジスタTRR１を介して、常時、電流を流
し、抵抗Ｒ１およびＲ２の接続点の電圧とツエナ
ーダイオードDZによる基準電圧、すなわち、ト
ランジスタTRR２のベース電圧とエミツタ電圧
とを比較し、その比較値に基いてトランジスタ
TRR１を制御し、以て、トランジスタTRR１を
流れる電流を制御して定電圧を得ている。そのた
め、発熱記録素子TH１〜THNを駆動しない時
も、常に無駄な電力を消費している。
トランジスタTRR１を介して、常時、電流を流
し、抵抗Ｒ１およびＲ２の接続点の電圧とツエナ
ーダイオードDZによる基準電圧、すなわち、ト
ランジスタTRR２のベース電圧とエミツタ電圧
とを比較し、その比較値に基いてトランジスタ
TRR１を制御し、以て、トランジスタTRR１を
流れる電流を制御して定電圧を得ている。そのた
め、発熱記録素子TH１〜THNを駆動しない時
も、常に無駄な電力を消費している。
また、増幅回路AMP１〜AMPNにも、常時、
電流が流れており、ここでも無駄な電力が消費さ
れている。なお、CPUは、直接、電池BATと接
続されているが、これは、CPUがCMOS型で構
成されている場合、電源電圧の許容変動範囲が広
いので定電圧を供給しなくても正常に動作するか
らである。
電流が流れており、ここでも無駄な電力が消費さ
れている。なお、CPUは、直接、電池BATと接
続されているが、これは、CPUがCMOS型で構
成されている場合、電源電圧の許容変動範囲が広
いので定電圧を供給しなくても正常に動作するか
らである。
また、何らかの原因により生じた外部ノイズに
よつて、CPUのの動作が乱れて出力に変調が生
じ、出力端子Ｔ１〜TNが高論理レベルになる
と、その間、発熱記録素子TH１〜THNに電流
が流れ続け、無駄な電力消費を生ずるばかりか、
長時間にわたつて発熱記録素子TH１〜THNを
発熱し続ける場合もあり破損し易くなる。更に、
従来の回路では、トランジスタTR１〜TRNが
破損すると素子TH１〜THNが発熱し続けてし
まうという問題もあつた。
よつて、CPUのの動作が乱れて出力に変調が生
じ、出力端子Ｔ１〜TNが高論理レベルになる
と、その間、発熱記録素子TH１〜THNに電流
が流れ続け、無駄な電力消費を生ずるばかりか、
長時間にわたつて発熱記録素子TH１〜THNを
発熱し続ける場合もあり破損し易くなる。更に、
従来の回路では、トランジスタTR１〜TRNが
破損すると素子TH１〜THNが発熱し続けてし
まうという問題もあつた。
本発明の目的は、上述した欠点を除去し、印字
時期以外の無駄な電力消費を押えると共に、所望
の印字時期にのみ発熱記録素子を発熱させて素子
を保護するようにした発熱記録素子駆動回路を提
供することにある。
時期以外の無駄な電力消費を押えると共に、所望
の印字時期にのみ発熱記録素子を発熱させて素子
を保護するようにした発熱記録素子駆動回路を提
供することにある。
以下、図面に基づいて本発明を詳細に説明す
る。その際、第１図と同様の箇所には同一の符号
を付してその説明を省略する。
る。その際、第１図と同様の箇所には同一の符号
を付してその説明を省略する。
第２図は本発明の第１実施例を示し、OGは
CPUの出力端子Ｔ１〜TNのいずれかに、発熱記
録素子TH〜THNを駆動する信号が出力された
ときに“１”を出力するオア回路、TRS１は定
電圧回路REGと接地との間に介装したスイツチ
ングトランジスタであり、オア回路OGに“１”
の出力があると導通される。
CPUの出力端子Ｔ１〜TNのいずれかに、発熱記
録素子TH〜THNを駆動する信号が出力された
ときに“１”を出力するオア回路、TRS１は定
電圧回路REGと接地との間に介装したスイツチ
ングトランジスタであり、オア回路OGに“１”
の出力があると導通される。
以上のような構成のもとで、CPUの出力端子
Ｔ１に印字信号“１”が出力されると、トランジ
スタTRS１が導通して定電圧回路REGが接地さ
れる。すなわち、第１図に詳細を示した定電圧回
路REGのトランジスタTRR１のコレクタ側が接
地されるため電池BATから定電圧回路REGに電
流が流れ、以て一定電圧が発熱記録素子TH１〜
THNに印加される。同時に、増幅回路AMP１
を介して印字信号がトランジスタTR１に供給さ
れてトランジスタTR１が駆動される。これによ
り、発熱記録素子TH１にのみ電流が流れて発熱
し、以つて、印字を行うことができる。
Ｔ１に印字信号“１”が出力されると、トランジ
スタTRS１が導通して定電圧回路REGが接地さ
れる。すなわち、第１図に詳細を示した定電圧回
路REGのトランジスタTRR１のコレクタ側が接
地されるため電池BATから定電圧回路REGに電
流が流れ、以て一定電圧が発熱記録素子TH１〜
THNに印加される。同時に、増幅回路AMP１
を介して印字信号がトランジスタTR１に供給さ
れてトランジスタTR１が駆動される。これによ
り、発熱記録素子TH１にのみ電流が流れて発熱
し、以つて、印字を行うことができる。
このように、CPUの出力端子Ｔ１〜TNに
“１”の信号が出力されたときのみ、トランジス
タTRS１が導通して定電圧回路REGに電流が流
れ、これにより増幅回路AMP１〜AMPNにも電
流が流れてトランジスタTR１〜TRNが駆動さ
れる。しかして、発熱記録素子TH１〜THNに
電流が流れて素子TH１〜THNが発熱し、これ
により印字が行なわれる。従つて、本実施例によ
れば、印字時期以外での電池の無駄な電力消費を
防止できる。また万一、トランジスタTR１〜
TRNが破損した場合であつても、トランジスタ
TRS１により、印字時期以外には発熱記録素子
TH１〜THNに電流が流れないので、発熱記録
素子TH１〜THNの破損防止が可能となる。
“１”の信号が出力されたときのみ、トランジス
タTRS１が導通して定電圧回路REGに電流が流
れ、これにより増幅回路AMP１〜AMPNにも電
流が流れてトランジスタTR１〜TRNが駆動さ
れる。しかして、発熱記録素子TH１〜THNに
電流が流れて素子TH１〜THNが発熱し、これ
により印字が行なわれる。従つて、本実施例によ
れば、印字時期以外での電池の無駄な電力消費を
防止できる。また万一、トランジスタTR１〜
TRNが破損した場合であつても、トランジスタ
TRS１により、印字時期以外には発熱記録素子
TH１〜THNに電流が流れないので、発熱記録
素子TH１〜THNの破損防止が可能となる。
第３図は本発明の第２実施例を示す。Ｒ５およ
びＣ１は積分回路を構成するそれぞれ抵抗および
コンデンサ、BUは、電池BATから抵抗Ｒ５を介
してコンデンサＣ１への充電を開始させるための
バツフアであり、積分回路は後述するようにタイ
マ回路として使用している。INVはバツフアBU
の出力信号を反転するインバータ、TRS２は、
前述したトランジスタTRS１のエミツタ側にコ
レクタ端子を、ベース端子にインバータINVを
接続し、エミツタ端子を接地したトランジスタで
あり、インバータINVの出力が“１”になると
導通する。
びＣ１は積分回路を構成するそれぞれ抵抗および
コンデンサ、BUは、電池BATから抵抗Ｒ５を介
してコンデンサＣ１への充電を開始させるための
バツフアであり、積分回路は後述するようにタイ
マ回路として使用している。INVはバツフアBU
の出力信号を反転するインバータ、TRS２は、
前述したトランジスタTRS１のエミツタ側にコ
レクタ端子を、ベース端子にインバータINVを
接続し、エミツタ端子を接地したトランジスタで
あり、インバータINVの出力が“１”になると
導通する。
ここで、CPUからの出力信号が“０”の時、
オア回路OGの出力は“０”であるため、バツフ
アBUの出力は“０”となる。このとき、電池
BATから抵抗Ｒ５を介して流れる電流が、バツ
フアBUを介して接地されるため、コンデンサＣ
１は充電されない。この信号状態がインバータ
INVにより“１”となりトランジスタTRS２が
駆動されるが、トランジスタTRS１は駆動され
ていないので、定電圧回路REGに電流が流れな
い。
オア回路OGの出力は“０”であるため、バツフ
アBUの出力は“０”となる。このとき、電池
BATから抵抗Ｒ５を介して流れる電流が、バツ
フアBUを介して接地されるため、コンデンサＣ
１は充電されない。この信号状態がインバータ
INVにより“１”となりトランジスタTRS２が
駆動されるが、トランジスタTRS１は駆動され
ていないので、定電圧回路REGに電流が流れな
い。
ここで、例えばキーボード上のキーを操作し
て、CPUの出力端子Ｔ１に“１”が出力される
と、バツフアBUの出力が“１”となり、電池
BATからコンデンサＣ１への充電が開始する。
同時に、トランジスタTRS１が導通して、コン
デンサＣ１が充電されている間、トランジスタ
TRS２は駆動状態にあるため、定電圧回路REG
に電流が流れ、以て、定電圧回路REGから定電
圧が発熱記録素子TH１に供給されるため、素子
TH１が発熱して印字が行なわれる。
て、CPUの出力端子Ｔ１に“１”が出力される
と、バツフアBUの出力が“１”となり、電池
BATからコンデンサＣ１への充電が開始する。
同時に、トランジスタTRS１が導通して、コン
デンサＣ１が充電されている間、トランジスタ
TRS２は駆動状態にあるため、定電圧回路REG
に電流が流れ、以て、定電圧回路REGから定電
圧が発熱記録素子TH１に供給されるため、素子
TH１が発熱して印字が行なわれる。
次いで、コンデンサＣ１への充電が開始されて
から一定の時間が経つと、コンデンサＣ１の両端
の電圧がインバータINVのスレツシユホールド
を越えるので、インバータINVの出力が“０”
となり、トランジスタTRS２が遮断状態となる。
トランジスタTRS２が遮断状態になることによ
り、トランジスタTRS１が駆動されていても定
電圧回路REGへ電流が流れない。すなわち、
CPUの出力端子Ｔ１〜TNに“１”が出力され続
けたとしても、ある一定の時間が経過した後は、
電池BATから定電圧回路REGへの電流の供給が
停止されるので、無駄な電力消費を防止すると共
に素子TH１〜THNの破損を防止することがで
きる。またここで、CPUからの出力が“０”と
なると、バツフアBUの出力が“０”となり、こ
の信号がインバータINVで反転されて“１”と
なり、トランジスタTRS２は駆動状態となる。
から一定の時間が経つと、コンデンサＣ１の両端
の電圧がインバータINVのスレツシユホールド
を越えるので、インバータINVの出力が“０”
となり、トランジスタTRS２が遮断状態となる。
トランジスタTRS２が遮断状態になることによ
り、トランジスタTRS１が駆動されていても定
電圧回路REGへ電流が流れない。すなわち、
CPUの出力端子Ｔ１〜TNに“１”が出力され続
けたとしても、ある一定の時間が経過した後は、
電池BATから定電圧回路REGへの電流の供給が
停止されるので、無駄な電力消費を防止すると共
に素子TH１〜THNの破損を防止することがで
きる。またここで、CPUからの出力が“０”と
なると、バツフアBUの出力が“０”となり、こ
の信号がインバータINVで反転されて“１”と
なり、トランジスタTRS２は駆動状態となる。
なお、前述したタイマ回路の時定数を次のよう
にして設定する。すなわち、ひとつの発熱記録素
子TH１〜THNを作動させるには、例えば、約
100ｍＡの電流を約10ｍsecの間流す必要があるの
で、所望の印字時期にトランジスタTRS２が遮
断して電池BATから定電圧回路REGへの電流の
供給が停止されないようにタイマ回路のコンデン
サＣ１の容量を定めるものとする。
にして設定する。すなわち、ひとつの発熱記録素
子TH１〜THNを作動させるには、例えば、約
100ｍＡの電流を約10ｍsecの間流す必要があるの
で、所望の印字時期にトランジスタTRS２が遮
断して電池BATから定電圧回路REGへの電流の
供給が停止されないようにタイマ回路のコンデン
サＣ１の容量を定めるものとする。
以上説明したように、本発明によれば、中央演
算処理装置の出力端子が高論理レベルにあるとき
のみ定電圧回路に電流を流して定電圧を発熱記録
素子駆動用の増幅回路および発熱記録素子に供給
し、以て記録素子を発熱させるようにしたので、
定電圧回路および記録素子駆動用の増幅回路に、
常時、電流を流す必要がなく、電池の消費電力を
軽減することができる。また、発熱記録素子を選
択するトランジスタが破損しても、従来のように
素子に電力が供給されつづけることがなく、発熱
記録素子の破損を防止することができる。
算処理装置の出力端子が高論理レベルにあるとき
のみ定電圧回路に電流を流して定電圧を発熱記録
素子駆動用の増幅回路および発熱記録素子に供給
し、以て記録素子を発熱させるようにしたので、
定電圧回路および記録素子駆動用の増幅回路に、
常時、電流を流す必要がなく、電池の消費電力を
軽減することができる。また、発熱記録素子を選
択するトランジスタが破損しても、従来のように
素子に電力が供給されつづけることがなく、発熱
記録素子の破損を防止することができる。
また、第３図に示したようにタイマ回路を設け
ることにより、静電気等による外部ノイズによ
り、CPUが誤動作してその出力端子に“１”が
出力され続けるようなことがあつても、ある一定
の時間が経過した後は、定電圧回路REGへの電
流の供給が遮断されて、同時に発熱記録素子への
電力の供給も遮断されるので、無駄な電力消費を
押えることが可能となる。
ることにより、静電気等による外部ノイズによ
り、CPUが誤動作してその出力端子に“１”が
出力され続けるようなことがあつても、ある一定
の時間が経過した後は、定電圧回路REGへの電
流の供給が遮断されて、同時に発熱記録素子への
電力の供給も遮断されるので、無駄な電力消費を
押えることが可能となる。
更に、トランジスタTR１〜TRNが破壊され
たり、CPUの出力端子に“１”が出力され続け
たりして、長時間に互り記録素子に電力が供給さ
れ続けても、上述したタイマ回路により、所定の
時間だけ発熱記録素子を発熱させるようにしたの
で発熱記録素子を保護することもできる。
たり、CPUの出力端子に“１”が出力され続け
たりして、長時間に互り記録素子に電力が供給さ
れ続けても、上述したタイマ回路により、所定の
時間だけ発熱記録素子を発熱させるようにしたの
で発熱記録素子を保護することもできる。
第１図は従来の発熱記録素子駆動回路の１例を
示す回路図、第２図は本発明発熱記録素子駆動回
路の１実施例を示す回路図、第３図は本発明の他
の例を示す回路図である。 BAT……電池、CPU……中央演算処理装置、
AMP１〜AMPN……増幅回路、DZ……ツエナ
ダイオード、TH１〜THN……発熱記録素子、
TR１〜TRN，TRS１，TRS２，TRR１，
TRR２……トランジスタ、OG……オア回路、
BU……バツフア、Ｃ１……コンデンサ、INV…
…インバータ、REG……定電圧回路、Ｒ１〜Ｒ
６……抵抗、Ｔ１〜TN……出力端子。
示す回路図、第２図は本発明発熱記録素子駆動回
路の１実施例を示す回路図、第３図は本発明の他
の例を示す回路図である。 BAT……電池、CPU……中央演算処理装置、
AMP１〜AMPN……増幅回路、DZ……ツエナ
ダイオード、TH１〜THN……発熱記録素子、
TR１〜TRN，TRS１，TRS２，TRR１，
TRR２……トランジスタ、OG……オア回路、
BU……バツフア、Ｃ１……コンデンサ、INV…
…インバータ、REG……定電圧回路、Ｒ１〜Ｒ
６……抵抗、Ｔ１〜TN……出力端子。
Claims (1)
- 【特許請求の範囲】 １ 電源から電力を供給されて定電圧を得る定電
圧回路を有し、中央演算処理装置の出力端子に出
力された信号に応動して発熱記録素子を駆動し、
該駆動された発熱記録素子へ前記定電圧回路から
電力を供給して当該発熱記録素子を発熱させるよ
うにした発熱記録素子駆動回路において、前記定
電圧回路をスイツチング手段を介して接地させ、
前記信号に応動させて前記スイツチング手段を閉
路し、前記電源から電力を前記定電圧回路に供給
して定電圧を得ると共に、駆動された前記発熱記
録素子へ電力を供給するようにしたことを特徴と
する発熱記録素子駆動回路。 ２ 特許請求の範囲第１項記載の回路において、
タイマ回路を有し、前記中央演算処理装置の前記
出力端子に信号が生起した後、前記タイマ回路に
よつて予め定めた時間が経過した時に、前記信号
の状態にかかわりなく、前記電源から前記定電圧
回路への電力の供給を停止するようにしたことを
特徴とする発熱記録素子駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56029424A JPS57144775A (en) | 1981-03-03 | 1981-03-03 | Driving circuit for heat generating/recording element |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56029424A JPS57144775A (en) | 1981-03-03 | 1981-03-03 | Driving circuit for heat generating/recording element |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57144775A JPS57144775A (en) | 1982-09-07 |
| JPS6353952B2 true JPS6353952B2 (ja) | 1988-10-26 |
Family
ID=12275743
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56029424A Granted JPS57144775A (en) | 1981-03-03 | 1981-03-03 | Driving circuit for heat generating/recording element |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57144775A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19749294C1 (de) | 1997-11-07 | 1999-04-01 | Daimler Benz Ag | Karosseriestruktur mit wenigstens einer Querverbindung |
-
1981
- 1981-03-03 JP JP56029424A patent/JPS57144775A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57144775A (en) | 1982-09-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03214212A (ja) | 半導体装置の電圧降下回路 | |
| US4837653A (en) | Quasi-power measurement circuit | |
| CN209775564U (zh) | 3d打印机软关机控制电路和3d打印设备 | |
| US6315377B1 (en) | Device and method for protecting a recording head and for reducing power consumption in ink jet recording apparatus | |
| JPS622323B2 (ja) | ||
| JPS63124731A (ja) | 電子機器における２次電池の充電装置 | |
| JP2548183B2 (ja) | メモリ−カ−ド | |
| JP2658209B2 (ja) | メモリバックアップ回路 | |
| JPH0441368Y2 (ja) | ||
| JPS6023084A (ja) | 電源装置の冷却装置 | |
| JP2002041187A (ja) | Ｕｓｂ装置 | |
| JPH07298489A (ja) | 電圧生成回路 | |
| JPS58129524A (ja) | 冷却フアン付電子機器 | |
| JPH05259833A (ja) | コンパレ−タ始動回路 | |
| JP3223647B2 (ja) | 半導体集積回路装置 | |
| KR950008457B1 (ko) | 트랜지스터를 이용한 sram 백-업 회로 | |
| JPS6242451B2 (ja) | ||
| JPS644289Y2 (ja) | ||
| JPH0116610Y2 (ja) | ||
| JPS6348133A (ja) | メモリ用バツクアツプ電源回路 | |
| JPS6230545B2 (ja) | ||
| JPS6369415A (ja) | 異常電圧保護回路 | |
| JPH05276645A (ja) | 過電流保護装置 | |
| JPS63167628A (ja) | モータの過電流防止回路 | |
| JPS57144775A (en) | Driving circuit for heat generating/recording element |