JPS6353969A - 半導体素子 - Google Patents
半導体素子Info
- Publication number
- JPS6353969A JPS6353969A JP61196687A JP19668786A JPS6353969A JP S6353969 A JPS6353969 A JP S6353969A JP 61196687 A JP61196687 A JP 61196687A JP 19668786 A JP19668786 A JP 19668786A JP S6353969 A JPS6353969 A JP S6353969A
- Authority
- JP
- Japan
- Prior art keywords
- guard ring
- field concentration
- withstand voltage
- layer
- increase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
- H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
- H10D62/104—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices having particular shapes of the bodies at or near reverse-biased junctions, e.g. having bevels or moats
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の属する技術分野〕
本発明は、ダイオード、トランジスタ等のブレー−す型
構造を有する半導体素子に関する。
構造を有する半導体素子に関する。
従来のプレーナ型半導体素子の一つであるダイオードに
おいては、第３図に示すように、半導体素子１は、例え
ばｎ型のシリコン基板に熱拡散によってｐ型のアノード
屓２と、アノードｌ′５２を囲むようにガードリングＩ
′ｉｉ３とを形成し、アノード屓２上にはアノード電極
４を例えばアルミニウムの苺着により設け、カソード層
５にろう材６を介してカソード電極７をろう接すること
によって得られる。この半導体素子１は、アノード電極
４とカソード電極７との間に、アノード電極４（則が正
となるように電圧を印加すれば低抵抗で電流が流れ、逆
にアノード電極４側が負となるような電圧を印加すると
アノードＩ′５２とカソード層５との境界に形成され基
板の主面８と交差するｐｎ接合９のまわりに空乏層を形
成することによって電流を阻止するいわゆる整流作用を
存する。ガードリング１ｖｉ３の働きは、前述の阻止状
態において空乏層内に生ずる電界を主導体素子１の主面
近１ｙ！において緩和することによって半導体素子の耐
圧を向上させることにある。
おいては、第３図に示すように、半導体素子１は、例え
ばｎ型のシリコン基板に熱拡散によってｐ型のアノード
屓２と、アノードｌ′５２を囲むようにガードリングＩ
′ｉｉ３とを形成し、アノード屓２上にはアノード電極
４を例えばアルミニウムの苺着により設け、カソード層
５にろう材６を介してカソード電極７をろう接すること
によって得られる。この半導体素子１は、アノード電極
４とカソード電極７との間に、アノード電極４（則が正
となるように電圧を印加すれば低抵抗で電流が流れ、逆
にアノード電極４側が負となるような電圧を印加すると
アノードＩ′５２とカソード層５との境界に形成され基
板の主面８と交差するｐｎ接合９のまわりに空乏層を形
成することによって電流を阻止するいわゆる整流作用を
存する。ガードリング１ｖｉ３の働きは、前述の阻止状
態において空乏層内に生ずる電界を主導体素子１の主面
近１ｙ！において緩和することによって半導体素子の耐
圧を向上させることにある。
第４図は、第３図の半導体素子１のアノード電極４とカ
ソード電極７との間にアノード電極側が負となるような
電圧を印加した場合に生ずるポテンシャルの分布を表し
たものであり、破線１０はその等電位線である。そのガ
ードリングｌｉ３の右下の付近に等電位線の間隔の狭く
なった電界集中域１１が存在しているが、このように従
来の半導体素子には、このような電界集中域の発生をど
うしても避けることができないため、ガードリングを設
けてもなお十分な耐圧を得られないという欠点がある。
ソード電極７との間にアノード電極側が負となるような
電圧を印加した場合に生ずるポテンシャルの分布を表し
たものであり、破線１０はその等電位線である。そのガ
ードリングｌｉ３の右下の付近に等電位線の間隔の狭く
なった電界集中域１１が存在しているが、このように従
来の半導体素子には、このような電界集中域の発生をど
うしても避けることができないため、ガードリングを設
けてもなお十分な耐圧を得られないという欠点がある。
［発明の目的〕
本発明は、従来よりさらに高耐圧のプレーナ型半導体素
子を得ることを目的とする。
子を得ることを目的とする。
Ｃ発明の要点〕
本発明は、ガードリングの外周に溝を配置することによ
ってガードリング外周下側における電界集中を防止し、
耐圧を向上させるものである。
ってガードリング外周下側における電界集中を防止し、
耐圧を向上させるものである。
次に本発明の実施例を図面について説明する。
第１図は本発明による半導体素子の断面図で、第４図と
同等部分には同符号を付しである。半導体素子１は、第
４図と同様に、ｐ型アノード層２）ｐ型ガードリング眉
３、アノード電ＶＦＡ４、ｎ型カソード層５、ろう材６
、カソード電極７を有するダイオードであり、ガードリ
ング層３を囲むように環状凹溝１２を備えている。
同等部分には同符号を付しである。半導体素子１は、第
４図と同様に、ｐ型アノード層２）ｐ型ガードリング眉
３、アノード電ＶＦＡ４、ｎ型カソード層５、ろう材６
、カソード電極７を有するダイオードであり、ガードリ
ング層３を囲むように環状凹溝１２を備えている。
この半導体素子１の阻止状態におけるポテンシャル分布
を示す等電位線（破線で示す）１３かられかるように、
第４図に見られるような電界集中域は存在しない。
を示す等電位線（破線で示す）１３かられかるように、
第４図に見られるような電界集中域は存在しない。
第２図は本発明による別の半導体素子の断面図で、第１
図と同等部分には同符号を付しである。
図と同等部分には同符号を付しである。
この半導体素子は、第１図に示すものがガードリング層
と環状凹溝とを一対設けたのに対し、第１図のガードリ
ングｒｆ４３と環状囲１１２のさらに外側に、同じよう
にガードリング層２３と環状凹溝２２とをさらに一対交
互に設けである。
と環状凹溝とを一対設けたのに対し、第１図のガードリ
ングｒｆ４３と環状囲１１２のさらに外側に、同じよう
にガードリング層２３と環状凹溝２２とをさらに一対交
互に設けである。
この半導体素子１の阻止状態におけるポテンシャル分布
を等電位線１４で示す。図かられかるように、第１図の
ものと同様に電界集中域が存在しないだけでなく、さら
に等電位線の間隔が第１図の場合より緩和され、よりい
っそうの耐圧の向上が図られている。この場合、内側の
環状囲：ａ１２の断面積よりも外側の環状凹溝２２の断
面積をある程度小さくすることによって、耐圧を低下さ
せることなくチップサイズを節約することがで、低コス
ト化が可能である。
を等電位線１４で示す。図かられかるように、第１図の
ものと同様に電界集中域が存在しないだけでなく、さら
に等電位線の間隔が第１図の場合より緩和され、よりい
っそうの耐圧の向上が図られている。この場合、内側の
環状囲：ａ１２の断面積よりも外側の環状凹溝２２の断
面積をある程度小さくすることによって、耐圧を低下さ
せることなくチップサイズを節約することがで、低コス
ト化が可能である。
上述の実施例ではすべでダイオードの例について説明し
たが、そのほか、トランジスタ、サイリスク等、種々の
半導体素子にも適用することができる。
たが、そのほか、トランジスタ、サイリスク等、種々の
半導体素子にも適用することができる。
本発明によれば、ブレーナ型半導体素子にガードリング
と同時にガードリングを取り囲む形で環状凹溝を設ける
ことによって、ガードリング外周下側の電界集中を防止
し、素子の耐圧を大幅に向上させることができ、さらに
このガードリングと環状凹溝とを交互に複数設け、外側
に位置する工１状凹溝はと断面積を小さくすることによ
って、ガードリング外周下側の電界集中を防止するとと
もに表面近傍の電界をさらに緩和することができ、した
がって耐圧をさらに向上させ得るとともにチップサイズ
を小形にしコストの低減に導くものである。
と同時にガードリングを取り囲む形で環状凹溝を設ける
ことによって、ガードリング外周下側の電界集中を防止
し、素子の耐圧を大幅に向上させることができ、さらに
このガードリングと環状凹溝とを交互に複数設け、外側
に位置する工１状凹溝はと断面積を小さくすることによ
って、ガードリング外周下側の電界集中を防止するとと
もに表面近傍の電界をさらに緩和することができ、した
がって耐圧をさらに向上させ得るとともにチップサイズ
を小形にしコストの低減に導くものである。
第１図、第２図はそれぞれ本発明の異なる実施例の断面
図、第３図、第４図は従来の半導体素子のそれぞれ斜視
断面図、断面図である。 １・・・半導体素子、 ２・・・アノード屓、 ３
．２３・・・ガードリング層、 ５・・・カソード屓
、 ８・・・基板の主面、 ９・・・ｐｎ接合、
１２．２２・・・環状凹溝、 １３．１４・・・等電
位線。 第１図 ５刀ンード屑 ｂ ・／ 第２図
図、第３図、第４図は従来の半導体素子のそれぞれ斜視
断面図、断面図である。 １・・・半導体素子、 ２・・・アノード屓、 ３
．２３・・・ガードリング層、 ５・・・カソード屓
、 ８・・・基板の主面、 ９・・・ｐｎ接合、
１２．２２・・・環状凹溝、 １３．１４・・・等電
位線。 第１図 ５刀ンード屑 ｂ ・／ 第２図
Claims (1)
- 【特許請求の範囲】 １）少なくとも一つのｐｎ接合が基板の主面と交差する
半導体素子において、前記主面上に前記ｐｎ接合と主面
との交線を囲むように、少なくとも一対の、ガードリン
グとこのガードリングを外側から囲む環状凹溝とを有す
ることを特徴とする半導体素子。 ２）特許請求の範囲第１項記載の半導体素子において、
ガードリングとガードリングを外側から囲む環状凹溝と
を複数対設け、その外側に位置する環状凹溝の断面積を
内側に位置する環状凹溝の断面積より小さくしたことを
特徴とする半導体素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61196687A JPS6353969A (ja) | 1986-08-22 | 1986-08-22 | 半導体素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61196687A JPS6353969A (ja) | 1986-08-22 | 1986-08-22 | 半導体素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6353969A true JPS6353969A (ja) | 1988-03-08 |
Family
ID=16361925
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61196687A Pending JPS6353969A (ja) | 1986-08-22 | 1986-08-22 | 半導体素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6353969A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50106565A (ja) * | 1974-01-11 | 1975-08-22 |
-
1986
- 1986-08-22 JP JP61196687A patent/JPS6353969A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50106565A (ja) * | 1974-01-11 | 1975-08-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6407413B1 (en) | Semiconductor device with guard ring and Zener diode layer thereover | |
| US4789882A (en) | High power MOSFET with direct connection from connection pads to underlying silicon | |
| US4819044A (en) | Vertical type MOS transistor and its chip | |
| CA1037160A (en) | Semiconductor device having at least one pn junction and channel stopper surrounded by a protective conducting layer | |
| CN1051643C (zh) | 功率集成电路 | |
| JP2003174169A (ja) | 半導体装置 | |
| JP2023063422A (ja) | 半導体装置 | |
| JP3117506B2 (ja) | 半導体整流素子 | |
| US4881106A (en) | DV/DT of power MOSFETS | |
| JP4122113B2 (ja) | 高破壊耐量電界効果型トランジスタ | |
| JP3906504B2 (ja) | 絶縁分離型半導体装置 | |
| JP2023053145A (ja) | Ｒｃ－ｉｇｂｔ半導体装置 | |
| JP2513010B2 (ja) | 半導体集積回路の入力保護装置 | |
| JPH06244405A (ja) | 半導体素子 | |
| JP2006269633A (ja) | 電力用半導体装置 | |
| JP3297087B2 (ja) | 高耐圧半導体装置 | |
| JP2024071021A (ja) | 半導体装置 | |
| JP3551154B2 (ja) | 半導体素子 | |
| JP2002237605A (ja) | 半導体素子 | |
| JPS6364905B2 (ja) | ||
| US20220130951A1 (en) | Power semiconductor device | |
| WO2018061178A1 (ja) | 半導体装置 | |
| JPH0282580A (ja) | 縦型ｍｏｓｆｅｔ | |
| JP2932308B2 (ja) | 半導体装置 | |
| JP2852557B2 (ja) | 半導体装置 |