JPS6353975A - Ｍｉｓトランジスタ及びその製造方法 - Google Patents
Ｍｉｓトランジスタ及びその製造方法Info
- Publication number
- JPS6353975A JPS6353975A JP61197609A JP19760986A JPS6353975A JP S6353975 A JPS6353975 A JP S6353975A JP 61197609 A JP61197609 A JP 61197609A JP 19760986 A JP19760986 A JP 19760986A JP S6353975 A JPS6353975 A JP S6353975A
- Authority
- JP
- Japan
- Prior art keywords
- channel
- drain
- source
- mis transistor
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/637—Lateral IGFETs having no inversion channels, e.g. buried channel lateral IGFETs, normally-on lateral IGFETs or depletion-mode lateral IGFETs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
- H10D62/213—Channel regions of field-effect devices
- H10D62/221—Channel regions of field-effect devices of FETs
- H10D62/235—Channel regions of field-effect devices of FETs of IGFETs
- H10D62/299—Channel regions of field-effect devices of FETs of IGFETs having lateral doping variations
- H10D62/307—Channel regions of field-effect devices of FETs of IGFETs having lateral doping variations the doping variations being parallel to the channel lengths
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明はＭＩＳトランジスタ及びその製造方法に関する
。
。
（従来の技術）
ＭＩＳトランジスタの微細化とりわけ短チヤネル化は高
性能ＬＳＩを実現する上で最も効果的である。しかしな
がら通常構造でのＭＩＳトランジスタではチャネルに沿
った電界＜Ｅ、）はチャネル内で一定でなく、ドレイン
端で最も高くソース端で最も低くなる。たとえばピンチ
オフ時にＥＸの分布は次式に従う。
性能ＬＳＩを実現する上で最も効果的である。しかしな
がら通常構造でのＭＩＳトランジスタではチャネルに沿
った電界＜Ｅ、）はチャネル内で一定でなく、ドレイン
端で最も高くソース端で最も低くなる。たとえばピンチ
オフ時にＥＸの分布は次式に従う。
ＭＩＳトランジスタはその動作原理上、ソース端でのＥ
Ｘによって電流は決定されるために、この不均一なＥＸ
の分布は、より多くの電流を得るためには好ましいもの
ではない。
Ｘによって電流は決定されるために、この不均一なＥＸ
の分布は、より多くの電流を得るためには好ましいもの
ではない。
また、ドレイン端で発生する高電界は、キャリアのエネ
ルギーを必要以上に高めるために、閾値電圧の変動、相
互コンダクタンスの低下など、いわゆるホットキャリア
効果による長期信頼性の低下をまねくことになる。これ
らの問題、特にホットキャリア効果を抑制するために近
年ＬＤＤ（ＬｉｘｈＬｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）
構造を代表とするドレイン横道を変化させたＭＩＳＩ−
ランジスタが提案されている。これらにより、一応はド
レイン端での電界を弱めることは可能となるが、ドレイ
ン端のみ不純物分布を変更しているだけなのでその効果
は弱い。従って電流を決定しているソース近傍のチャネ
ルにおけるＥＸはあまり高くならない。しかもドレイン
端の、低濃度領域のみでほとんどのドレイン電圧をささ
えなければならず、必然的に低濃度領域を長く取るため
にかえって寄生抵抗が増加し電流の増加は望めない。
ルギーを必要以上に高めるために、閾値電圧の変動、相
互コンダクタンスの低下など、いわゆるホットキャリア
効果による長期信頼性の低下をまねくことになる。これ
らの問題、特にホットキャリア効果を抑制するために近
年ＬＤＤ（ＬｉｘｈＬｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）
構造を代表とするドレイン横道を変化させたＭＩＳＩ−
ランジスタが提案されている。これらにより、一応はド
レイン端での電界を弱めることは可能となるが、ドレイ
ン端のみ不純物分布を変更しているだけなのでその効果
は弱い。従って電流を決定しているソース近傍のチャネ
ルにおけるＥＸはあまり高くならない。しかもドレイン
端の、低濃度領域のみでほとんどのドレイン電圧をささ
えなければならず、必然的に低濃度領域を長く取るため
にかえって寄生抵抗が増加し電流の増加は望めない。
（発明が解決しようとする問題点）
以上の様に従来横道Ｈ１ｓトランジスタでは、たとえオ
ン状態であってもドレイン端に電界が集中するために、
ホットキャリア効果が異常に強調されかつ、本来高電界
が必要なソース側でそれが得られないという問題があっ
た。又、ＬＤＤに代表される新構造では、ホットキャリ
ア効果に対して多少改善されるが、必ずしも充分ではな
い。
ン状態であってもドレイン端に電界が集中するために、
ホットキャリア効果が異常に強調されかつ、本来高電界
が必要なソース側でそれが得られないという問題があっ
た。又、ＬＤＤに代表される新構造では、ホットキャリ
ア効果に対して多少改善されるが、必ずしも充分ではな
い。
本発明の目的は、希望するバイアス条件でチャネル内の
ＥＸをほぼ均一にし、異常なホットキャリア効果を抑制
すると共にそのバイアス条件で効率的に大電流を流せる
一■Ｓトランジスタとその製造方法を提供することにあ
る。
ＥＸをほぼ均一にし、異常なホットキャリア効果を抑制
すると共にそのバイアス条件で効率的に大電流を流せる
一■Ｓトランジスタとその製造方法を提供することにあ
る。
（問題点を解決するための手段）
本発明のＭＩＳトランジスタはソース・ド°レイン間の
チャネルが形成されるべき半導体表面にｎチャネルであ
ればドナー、ｎチャネルであればアクセプターとなる不
純物がソース側からドレイン側に向って徐々に濃度が高
くなる様にドープされていることを特徴としている。
チャネルが形成されるべき半導体表面にｎチャネルであ
ればドナー、ｎチャネルであればアクセプターとなる不
純物がソース側からドレイン側に向って徐々に濃度が高
くなる様にドープされていることを特徴としている。
本発明の製造方法はゲート絶縁膜及びゲート電極を形成
したあと、収束イオンビーム法を用いてソース・ドレイ
ン及びチャネルへの不純物導入を注入エネルギー及び注
入量を制御しながら一括して行なうことを特徴とし、上
記、本発明のＭＩＳトランジスタの製造を容易に達成で
きるものである。
したあと、収束イオンビーム法を用いてソース・ドレイ
ン及びチャネルへの不純物導入を注入エネルギー及び注
入量を制御しながら一括して行なうことを特徴とし、上
記、本発明のＭＩＳトランジスタの製造を容易に達成で
きるものである。
（作用）
次に本発明の詳細な説明する。ここでは便宜上ｎチャネ
ルＭＩＳトランジスタについて説明する。
ルＭＩＳトランジスタについて説明する。
ＭＩＳトランジスタではゲート界面におけるキャリアの
面密度ｎ５は ｇｎｓ・Ｃｏｘ（Ｖｏ−Ｖ＜ｘ））−Ｑｎ（ｘ）＋Ｑｏ
（ｘ） ＋＋＋ （１１となる。ここでＣ６８は
ゲート容量、ｖｏはゲート電圧、Ｈｘ）はチャネルの電
化、ＱＢ（Ｘ）はチャネル下のアクセプタによる空支障
チャージ、Ｑｏ（ｘ）は表面にドープしたドナーの面密
度である。第１次近似としてＱａ（ｘ）がチャネルの電
位に依存しないと仮定すると、反転層が形成されるとき
の基板から測った表面電位はｐｎ接合の電位とほぼ同じ
と考えられるのでＱＤ（Ｘ）によらずＱＢは一定である
と考えることができる。一方、チャネル中のＥ、を一定
にしようと思えば電流連続の条件からｎ３は一定で■ あることが必要とされる。そこでＶｅｘ）・寸ｘとすれ
ば（１１式は ■ ｇｎ ５ｏ＝ｃｏｘ（Ｖｏ寸ｘ）−ＱＢｏ”Ｑｏ（ｘ）
＋・＋ （２）となる。すなわちＱＩＪのチャネル
に沿った分布を（２）式に従って設定できればある特定
のＶＤ、 ＶＧにおいてチャネル内のＥｘを第２図に示
すように一定にすることができる。
面密度ｎ５は ｇｎｓ・Ｃｏｘ（Ｖｏ−Ｖ＜ｘ））−Ｑｎ（ｘ）＋Ｑｏ
（ｘ） ＋＋＋ （１１となる。ここでＣ６８は
ゲート容量、ｖｏはゲート電圧、Ｈｘ）はチャネルの電
化、ＱＢ（Ｘ）はチャネル下のアクセプタによる空支障
チャージ、Ｑｏ（ｘ）は表面にドープしたドナーの面密
度である。第１次近似としてＱａ（ｘ）がチャネルの電
位に依存しないと仮定すると、反転層が形成されるとき
の基板から測った表面電位はｐｎ接合の電位とほぼ同じ
と考えられるのでＱＤ（Ｘ）によらずＱＢは一定である
と考えることができる。一方、チャネル中のＥ、を一定
にしようと思えば電流連続の条件からｎ３は一定で■ あることが必要とされる。そこでＶｅｘ）・寸ｘとすれ
ば（１１式は ■ ｇｎ ５ｏ＝ｃｏｘ（Ｖｏ寸ｘ）−ＱＢｏ”Ｑｏ（ｘ）
＋・＋ （２）となる。すなわちＱＩＪのチャネル
に沿った分布を（２）式に従って設定できればある特定
のＶＤ、 ＶＧにおいてチャネル内のＥｘを第２図に示
すように一定にすることができる。
ソース賜ではパンチスルーを防ぐ意味からＱｏ（’１ｋ
）はゼロであることが望ましく、従ってｎｌｌ。
）はゼロであることが望ましく、従ってｎｌｌ。
はｎ５ｏ−ｃ’ Ｖ（＋−Ｑｆｌｏとすれば良い。
ＶＧがゼロの場合はソース近傍で反転層が消滅するので
通常のＭｉｓ トランジスタと同様、オフ状態を設定で
きる。
通常のＭｉｓ トランジスタと同様、オフ状態を設定で
きる。
（実施例）
次に本発明の典型的な一実施例につき、第１図（ａ）〜
（ｃ）の一連の工程図を用いて説明する。以下の説明で
は説明の便宜上ｎチャネルＭＩＳＦＥＴを仮定するが、
ｎチャネルＭＩＳＦＥＴでも収り汲う不純物の種類が異
なるだけで全く同様であり、これら当熊本発明に含まれ
る。
（ｃ）の一連の工程図を用いて説明する。以下の説明で
は説明の便宜上ｎチャネルＭＩＳＦＥＴを仮定するが、
ｎチャネルＭＩＳＦＥＴでも収り汲う不純物の種類が異
なるだけで全く同様であり、これら当熊本発明に含まれ
る。
第１図＜ａ）はｐ型Ｓｉ基板１にゲート酸化膜４を厚さ
２００λ成長させ次にリンをドープしたポリシリコンを
厚さ約２ｃｏｏｉ成長させた後、エツチングによりゲー
ト電極５を形成した所である。第１図（ｂ）はＡ３の収
束イオンビームを用い、ゲート電極の存在しないソース
・ドレイン領域となるべき所に、５０ＫｅＶで５ Ｘ
１０”７ｃｍ２の量だけＡ３を打ち込み、チャネルにな
る部分についてはゲート電極５を通して５００にｅＶの
加速エネルギーでソース側からドレイン側へ向かって徐
々に濃度が高くなるように（２）式に従ってビーム電流
即ち注入量を制御してＡ、を打ち込んだ所を示している
。
２００λ成長させ次にリンをドープしたポリシリコンを
厚さ約２ｃｏｏｉ成長させた後、エツチングによりゲー
ト電極５を形成した所である。第１図（ｂ）はＡ３の収
束イオンビームを用い、ゲート電極の存在しないソース
・ドレイン領域となるべき所に、５０ＫｅＶで５ Ｘ
１０”７ｃｍ２の量だけＡ３を打ち込み、チャネルにな
る部分についてはゲート電極５を通して５００にｅＶの
加速エネルギーでソース側からドレイン側へ向かって徐
々に濃度が高くなるように（２）式に従ってビーム電流
即ち注入量を制御してＡ、を打ち込んだ所を示している
。
第１図（ｃ）は５ｉ０２などの層間絶縁膜７を厚さ約５
０００λ堆積したのち、コンタクトホールをあけて金属
配線８を施した所である。第１図＜ｃ）が本発明の構造
の典型的な一実施例である。
０００λ堆積したのち、コンタクトホールをあけて金属
配線８を施した所である。第１図＜ｃ）が本発明の構造
の典型的な一実施例である。
（発明の効果）
異常説明した様に、本発明のＭＩＳトランジスタでは、
ある特定のバイアス条件下つまりその回路に適したバイ
アス条件下でキャリアのチャネルに沿った分布が一定に
なる。従ってＥＸも一定であり最も効率良いキャリアの
輸送が行なえる。このためオン電流は通常構造のＭＩＳ
トランジスタよりも−大きく取れると同時に異常なホラ
Ｉ・キャリアの発生もない。一方Ｖ、３がゼロであれば
トランジスタは完全にオフ状態となりしかも、ドレイン
電圧が加わっていればチャネルのドレイン近傍ではｎ型
領域（Ａ、が打ち込まれている領域）が完全に空乏化す
るのでオフ状態でも、異常な高電界領域は発生しない。
ある特定のバイアス条件下つまりその回路に適したバイ
アス条件下でキャリアのチャネルに沿った分布が一定に
なる。従ってＥＸも一定であり最も効率良いキャリアの
輸送が行なえる。このためオン電流は通常構造のＭＩＳ
トランジスタよりも−大きく取れると同時に異常なホラ
Ｉ・キャリアの発生もない。一方Ｖ、３がゼロであれば
トランジスタは完全にオフ状態となりしかも、ドレイン
電圧が加わっていればチャネルのドレイン近傍ではｎ型
領域（Ａ、が打ち込まれている領域）が完全に空乏化す
るのでオフ状態でも、異常な高電界領域は発生しない。
従って特定の動作モードに合わせて特定のバイアス点で
！２）時が成立する様にチャネル中でのＡ３分布を決定
してやれば多くの場合、ホットキャリア効果を充分抑制
しながら、従来ＭＩＳ）−ランジスタよりも高速な動作
が可能となる。
！２）時が成立する様にチャネル中でのＡ３分布を決定
してやれば多くの場合、ホットキャリア効果を充分抑制
しながら、従来ＭＩＳ）−ランジスタよりも高速な動作
が可能となる。
本発明の製造方法によれば収束イオンビームを用いてい
るのて′各トランジスタごとに最適なチャネル内Ａ８分
布を形成することが容易にできる。
るのて′各トランジスタごとに最適なチャネル内Ａ８分
布を形成することが容易にできる。
又、収束イオンビームの位置決めの精度は高いので前も
って弱いイオンないしは電子ビームを用いてゲート電極
のエッヂを検出しておけば、ソース・ドレインとゲート
のオーバーラツプは通常のポリシリコンゲート Ｍｉｓ
トランジスタのそれより短くすることができる。
って弱いイオンないしは電子ビームを用いてゲート電極
のエッヂを検出しておけば、ソース・ドレインとゲート
のオーバーラツプは通常のポリシリコンゲート Ｍｉｓ
トランジスタのそれより短くすることができる。
第１図（ａ）〜（ｃ）は本発明の製造方法を説明するた
めの工程順に示した断面図、第２図は本発明の詳細な説
明するための電界分布図である。 １・・・ｐ型Ｓｉ基板 ２・・・ソース３・・・
ドレイン ４・・・ゲート酸化膜５・・・ゲー
ト電極 ６・・・チャネル表面に打ち込まれたＡ３７・・・層間
絶縁膜 ８・・・金属配線７パこ 第１図 ゲート電極 ソース チャネル表面に打ち込まれたＡｓ 第 １ 図（Ｃ） ゲート電極 ら Ｐ型Ｓｉ基板 チャネル表面に打ち込まれたＡｓ第２
図
めの工程順に示した断面図、第２図は本発明の詳細な説
明するための電界分布図である。 １・・・ｐ型Ｓｉ基板 ２・・・ソース３・・・
ドレイン ４・・・ゲート酸化膜５・・・ゲー
ト電極 ６・・・チャネル表面に打ち込まれたＡ３７・・・層間
絶縁膜 ８・・・金属配線７パこ 第１図 ゲート電極 ソース チャネル表面に打ち込まれたＡｓ 第 １ 図（Ｃ） ゲート電極 ら Ｐ型Ｓｉ基板 チャネル表面に打ち込まれたＡｓ第２
図
Claims (2)
- （１）ソース・ドレイン間のチャネルが形成されるべき
半導体表面に、ｎチャネルであればドナー、ｐチャネル
であればアクセプタとなる不純物が、ソース側からドレ
イン側に向って徐々に濃度が高くなる様にドープされて
いることを特徴とするＭＩＳトランジスタ。 - （２）チャネルとなるべき半導体領域上にゲート絶縁膜
を形成したあと、その上にゲート電極を形成し、しかる
のちに収束イオンビーム法を用いて、ソース・ドレイン
及びチャネルへの不純物導入を、注入エネルギ及び注入
量を制御しながら、一括して行なうことを特徴とするＭ
ＩＳトランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61197609A JPS6353975A (ja) | 1986-08-22 | 1986-08-22 | Ｍｉｓトランジスタ及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61197609A JPS6353975A (ja) | 1986-08-22 | 1986-08-22 | Ｍｉｓトランジスタ及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6353975A true JPS6353975A (ja) | 1988-03-08 |
| JPH0571190B2 JPH0571190B2 (ja) | 1993-10-06 |
Family
ID=16377317
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61197609A Granted JPS6353975A (ja) | 1986-08-22 | 1986-08-22 | Ｍｉｓトランジスタ及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6353975A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4990974A (en) * | 1989-03-02 | 1991-02-05 | Thunderbird Technologies, Inc. | Fermi threshold field effect transistor |
| US5367186A (en) * | 1992-01-28 | 1994-11-22 | Thunderbird Technologies, Inc. | Bounded tub fermi threshold field effect transistor |
| US5369295A (en) * | 1992-01-28 | 1994-11-29 | Thunderbird Technologies, Inc. | Fermi threshold field effect transistor with reduced gate and diffusion capacitance |
| US5440160A (en) * | 1992-01-28 | 1995-08-08 | Thunderbird Technologies, Inc. | High saturation current, low leakage current fermi threshold field effect transistor |
| US5525822A (en) * | 1991-01-28 | 1996-06-11 | Thunderbird Technologies, Inc. | Fermi threshold field effect transistor including doping gradient regions |
| US5543654A (en) * | 1992-01-28 | 1996-08-06 | Thunderbird Technologies, Inc. | Contoured-tub fermi-threshold field effect transistor and method of forming same |
| US5786620A (en) * | 1992-01-28 | 1998-07-28 | Thunderbird Technologies, Inc. | Fermi-threshold field effect transistors including source/drain pocket implants and methods of fabricating same |
| US5814869A (en) * | 1992-01-28 | 1998-09-29 | Thunderbird Technologies, Inc. | Short channel fermi-threshold field effect transistors |
-
1986
- 1986-08-22 JP JP61197609A patent/JPS6353975A/ja active Granted
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4990974A (en) * | 1989-03-02 | 1991-02-05 | Thunderbird Technologies, Inc. | Fermi threshold field effect transistor |
| US5151759A (en) * | 1989-03-02 | 1992-09-29 | Thunderbird Technologies, Inc. | Fermi threshold silicon-on-insulator field effect transistor |
| US5525822A (en) * | 1991-01-28 | 1996-06-11 | Thunderbird Technologies, Inc. | Fermi threshold field effect transistor including doping gradient regions |
| US5367186A (en) * | 1992-01-28 | 1994-11-22 | Thunderbird Technologies, Inc. | Bounded tub fermi threshold field effect transistor |
| US5369295A (en) * | 1992-01-28 | 1994-11-29 | Thunderbird Technologies, Inc. | Fermi threshold field effect transistor with reduced gate and diffusion capacitance |
| US5374836A (en) * | 1992-01-28 | 1994-12-20 | Thunderbird Technologies, Inc. | High current fermi threshold field effect transistor |
| US5440160A (en) * | 1992-01-28 | 1995-08-08 | Thunderbird Technologies, Inc. | High saturation current, low leakage current fermi threshold field effect transistor |
| US5543654A (en) * | 1992-01-28 | 1996-08-06 | Thunderbird Technologies, Inc. | Contoured-tub fermi-threshold field effect transistor and method of forming same |
| US5786620A (en) * | 1992-01-28 | 1998-07-28 | Thunderbird Technologies, Inc. | Fermi-threshold field effect transistors including source/drain pocket implants and methods of fabricating same |
| US5814869A (en) * | 1992-01-28 | 1998-09-29 | Thunderbird Technologies, Inc. | Short channel fermi-threshold field effect transistors |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0571190B2 (ja) | 1993-10-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8685812B2 (en) | Logic switch and circuits utilizing the switch | |
| CN104347518B (zh) | 分裂栅非易失性存储器单元 | |
| JPH0325950B2 (ja) | ||
| JPS6237545B2 (ja) | ||
| JPH01205470A (ja) | 半導体装置およびその製造方法 | |
| US8486754B1 (en) | Method for manufacturing a gate-control diode semiconductor device | |
| US11569346B2 (en) | Semiconductor device with low random telegraph signal noise | |
| US20130178012A1 (en) | Method for manufacturing a gate-control diode semiconductor device | |
| JPS6353975A (ja) | Ｍｉｓトランジスタ及びその製造方法 | |
| US7598560B2 (en) | Hetero-bimos injection process for non-volatile flash memory | |
| JP2003243670A (ja) | 半導体装置 | |
| JPH02203566A (ja) | Ｍｏｓ型半導体装置 | |
| US20240105844A1 (en) | Native nmos device and manufacturing method thereof | |
| JP3472283B2 (ja) | 電界効果トランジスタ | |
| US12557326B2 (en) | Transistor device with highly doped source and drain regions | |
| US6483157B1 (en) | Asymmetrical transistor having a barrier-incorporated gate oxide and a graded implant only in the drain-side junction area | |
| US20050116298A1 (en) | MOS field effect transistor with small miller capacitance | |
| JP2014063841A (ja) | 半導体装置 | |
| JP3516336B2 (ja) | 可変のスレッショルド電圧を有するトランジスタおよびその作製方法 | |
| JPH01278074A (ja) | Ｍｉｓ型トランジスタおよびその製造方法 | |
| Choi et al. | Effect of source extension junction depth and substrate doping concentration on I-MOS device characteristics | |
| JP2921930B2 (ja) | 電界効果トランジスタ、その製造方法およびこれを用いた半導体集積回路 | |
| TW202610403A (zh) | 記憶胞 | |
| Park et al. | Characterization and Design Consideration of I-MOS Devices | |
| JPH06283713A (ja) | 半導体装置及びその製造方法 |