JPS6354094A - Jitter generator - Google Patents

Jitter generator

Info

Publication number
JPS6354094A
JPS6354094A JP19729586A JP19729586A JPS6354094A JP S6354094 A JPS6354094 A JP S6354094A JP 19729586 A JP19729586 A JP 19729586A JP 19729586 A JP19729586 A JP 19729586A JP S6354094 A JPS6354094 A JP S6354094A
Authority
JP
Japan
Prior art keywords
signal
jitter
output
synchronizing
generation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP19729586A
Other languages
Japanese (ja)
Inventor
Reiji Furuya
古屋 玲二
Shigeru Nozaki
茂 野崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NTT Inc
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP19729586A priority Critical patent/JPS6354094A/en
Publication of JPS6354094A publication Critical patent/JPS6354094A/en
Pending legal-status Critical Current

Links

Landscapes

  • Testing, Inspecting, Measuring Of Stereoscopic Televisions And Televisions (AREA)

Abstract

PURPOSE:To easily control the quantity of jitters and statistical properties with simple constitution by outputting a synchronizing signal including jitters through the level conversion of a picture synchronizing signal based on the level change signal and a jitter generation signal. CONSTITUTION:A picture signal A including a synchronizing signal is inputted from an input terminal 1 and fed to a synchronizing separator circuit 2. The circuit 2 separates a synchronizing signal B and a video signal B' from the signal A and the signal B is fed to an integrator 4 via an inverter 3 and the signal B' is fed to a delay circuit 9. The integrator device 4 integrates the inverted signal C of the signal B to output an integration signal D. The signal D is added to a jitter generating signal E by an adder 6 and an added signal F is compared with a reference signal R at a comparator 7. In case of F>R as the result of comparison, an output signal is generated from the comparator 7 and the output signal triggers a monostable multivibrator 8. As a result, a pulse signal G varied in response to the signal E is outputted from a monostable multivibrator 8. The signal G is fed to an adder 10, where it is added with a signal B' from the circuit 9 and the result is outputted from a terminal 11.

Description

【発明の詳細な説明】 [発明の目的コ (産業上の利用分野) この発明は、画像機器の耐ジッタ特性の測定のためにジ
ッタを有する映像信号を発生させるためのジッタを発生
するジッタ発生器に関する。
Detailed Description of the Invention [Purpose of the Invention (Industrial Application Field) This invention relates to a jitter generator that generates jitter for generating a video signal having jitter for measuring the jitter resistance characteristics of imaging equipment. Concerning vessels.

〈従来の技術) 画像^器や画像伝送系がジッタを有する映像信号に対し
ていかなる特性を示すかを把握することは、画@日器や
その伝送系を設計するに当って、またはこれらへの入力
信号に対する規格条件等を規定するに当って極めて1要
なことである。画像典型やその伝送系の耐ジッタ特性を
把握するためには、ジッタ量とその性質を自由に制御で
きるジッタ発生器が必要である。
(Prior art) It is important to understand what characteristics an image device or image transmission system exhibits for video signals with jitter when designing an image device or its transmission system, or when designing an image device or its transmission system. This is extremely important in defining standard conditions for input signals. In order to understand the typical image and the jitter resistance characteristics of its transmission system, a jitter generator that can freely control the amount and properties of jitter is required.

従来、ジッダを含んだ画像信号を得る手段としては、ビ
デオテープレコーダやディジタル処理を用いる方法が考
えられる。
Conventionally, methods using a video tape recorder or digital processing have been considered as means for obtaining an image signal containing jitter.

前者のビデオテープレコーダを使用する方法は簡便であ
るが、ジッタ量およびその性質を制御することは困難で
ある。
Although the former method of using a video tape recorder is simple, it is difficult to control the amount of jitter and its properties.

後者のディジタル処理を使用する方法は複合画像信号の
同期信号部分をも含めて、−旦デイジタル信号に変換し
てメモリに格納した後に、ジッタを有するクロックによ
り読み出し、アナログ信号に変換してジッタを有する画
像信号を得るものである。この方法においては、クロッ
クのジッタを制御することにより画像信号のジッタを制
御することができるが、そのためにはアナログ/ディジ
タル変換器や大容量のメモリを必要とすることをはじめ
として大規模な装置構成を必要とする。
The latter method using digital processing converts the composite image signal, including the synchronization signal part, into a digital signal and stores it in memory, then reads it out using a clock with jitter, converts it into an analog signal, and eliminates the jitter. This is to obtain an image signal having the following characteristics. In this method, the jitter of the image signal can be controlled by controlling the jitter of the clock, but this requires an analog/digital converter, a large capacity memory, and large-scale equipment. Requires configuration.

(発明が解決しようとする問題点) 従来のビデオテープレコーダを使用する方法はジッタ囲
およびその性質を制御することが困難であるという問題
があり、またディジタル処理を使用する方法はアナログ
/ディジタル変換器や大容量メモリを必要として装置構
成が大規模かつ高価になるという問題がある。
(Problems to be Solved by the Invention) The conventional method using a video tape recorder has the problem that it is difficult to control the jitter range and its properties, and the method using digital processing requires analog/digital conversion. There is a problem in that the device configuration becomes large-scale and expensive because it requires a large-capacity memory and a large-capacity memory.

この発明は、上記に鑑みてなされたもので、その目的と
するところは、簡単な構成でジッタ洛およびその統計的
性質を容易に制御できるジッタ発生器を提供することに
ある。
The present invention has been made in view of the above, and it is an object of the present invention to provide a jitter generator that has a simple configuration and can easily control jitter waves and their statistical properties.

[発明の構成] (問題点を解決するための手段) 上記問題点を解決するため、この発明は、画像同期信号
を時間に対して信号レベルが変化し、周期が同期信号と
同じであるレベル変化信号に変換する変換手段と、ジッ
タ発生信号を発生する発生手段と、前記レベル変化信号
とジッタ発生信号とに基づいてパルス間の時間間隔が可
変するジッタを含んだ同期信号を出力する出力手段とを
有することを要旨とする。
[Structure of the Invention] (Means for Solving the Problems) In order to solve the above problems, the present invention provides an image synchronization signal at a level whose signal level changes over time and whose period is the same as that of the synchronization signal. A conversion means for converting into a change signal, a generation means for generating a jitter generation signal, and an output means for outputting a jitter-containing synchronization signal whose time interval between pulses is variable based on the level change signal and the jitter generation signal. The gist is to have the following.

(作用) この発明のジッタ発生器においては、画像同期信号を積
分等してレベル変化信号に変換し、このレベル変化信号
とジッタ発生信号とに基づいてパルス間の時間間隔が可
変するジッタを含んだ同期信号を出力している。
(Function) The jitter generator of the present invention integrates an image synchronization signal and converts it into a level change signal, and generates jitter whose time interval between pulses is variable based on this level change signal and a jitter generation signal. It outputs a synchronization signal.

(実施例) 以下、図面を用いてこの発明の詳細な説明する。(Example) Hereinafter, the present invention will be explained in detail using the drawings.

第1図はこの発明の一実施例に係るジッタ発生器の回路
ブロック図であり、第2図は第1図のジッタ発生器の各
部の波形を示す図である。
FIG. 1 is a circuit block diagram of a jitter generator according to an embodiment of the present invention, and FIG. 2 is a diagram showing waveforms of various parts of the jitter generator of FIG. 1.

第1図において、入力端子1からは、ジッタを与えよう
とする信号、すなわち同期信号を含んだ第2図(a )
に示すような画像信号Aが入力され、この画像信号Aは
同期分離回路2に供給される。
In Figure 1, input terminal 1 outputs a signal that is intended to give jitter, that is, Figure 2 (a) containing a synchronization signal.
An image signal A as shown in FIG. 1 is input, and this image signal A is supplied to the synchronization separation circuit 2.

同期分離回路2は画像信号Aから第2図(b)に示す同
期信号Bと映像信号B′を分離し、同期信号Bをインバ
ータ3に供給するとともに、映像信号B′を遅延回路9
に供給する。インバータ3は同期信号Bを反転し、この
反転した第2図(C)に示す信号Cを積分器4に供給す
る。積分器4はインバータ3からの反転信号Cを積分し
、第2図(d)に示す積分信号りを出力する。この積分
信号りは加算器6の一方に供給され、加算器6の他方の
入力に端子5を介して供給されているジッダ発生信号E
と加算され、加算器6から第2図(f)に示す加算信号
Fとして出力される。端子5から供給されるジッタ発生
信号Eは例えば第2図(e )に示すような同期波形ま
たは帯域制限したランダム雑音等のジッタ源信号である
The sync separation circuit 2 separates the sync signal B and video signal B' shown in FIG. 2(b) from the image signal A, supplies the sync signal B to the inverter 3, and sends the video signal B' to the delay circuit 9
supply to. The inverter 3 inverts the synchronizing signal B and supplies the inverted signal C shown in FIG. 2(C) to the integrator 4. The integrator 4 integrates the inverted signal C from the inverter 3 and outputs an integrated signal shown in FIG. 2(d). This integral signal is supplied to one side of the adder 6, and the jitter generation signal E is supplied to the other input of the adder 6 via the terminal 5.
and is output from the adder 6 as the addition signal F shown in FIG. 2(f). The jitter generation signal E supplied from the terminal 5 is, for example, a jitter source signal such as a synchronous waveform as shown in FIG. 2(e) or band-limited random noise.

加算器6においてジッタ発生信号Eを加算された加算信
号Fは比較器7の一方の入力に供給され、他方の入力に
供給されている所定の比較基準信号Rと比較される。こ
の基準信号Rは第2図(「)の加算信号Fの波形図にお
いて一点鎖線で示す信号レベルとして示されているが、
比較器7においては加算信号Fをこの基準信号Rと比較
して、加算信号Fが基準信号8以上の場合、出力信号を
発生し、この出力信号により単安定マルチバイブレーク
8をトリガーする。この結果、単安定マルチバイブレー
タ8からは、第2図(a )に示すように一定のパルス
幅に整形された信号Gを出力するが、この出力信号Gの
各パルス間の間隔はジッタ発生信号Eに応じて個々に可
変している信号Gとなっている。すなわち、この信M 
Qは第2図(b)の同期信号Bと同じパルス幅を有して
いるが、ジッタ発生信号Eに応じたジッタを含んだ同期
信号Gとなっているのである。この単安定マルチバイブ
レータ8からのジッタを含んだ同期信号Gは加算器10
の一方の入力に供給される。
The summed signal F to which the jitter generation signal E has been added in the adder 6 is supplied to one input of a comparator 7, and is compared with a predetermined comparison reference signal R supplied to the other input. This reference signal R is shown as a signal level indicated by a dashed line in the waveform diagram of the addition signal F in FIG.
The comparator 7 compares the addition signal F with this reference signal R, and when the addition signal F is equal to or greater than the reference signal 8, generates an output signal, and triggers the monostable multi-bi break 8 by this output signal. As a result, the monostable multivibrator 8 outputs a signal G shaped into a constant pulse width as shown in FIG. The signal G varies individually depending on the signal E. In other words, this belief M
Q has the same pulse width as the synchronizing signal B in FIG. 2(b), but the synchronizing signal G contains jitter corresponding to the jitter generation signal E. The jitter-containing synchronization signal G from the monostable multivibrator 8 is sent to an adder 10.
is fed to one input of

一方、遅延回路9に供給された映像信号B′は、単安定
マルチバイブレーク8から出力されるジッタを含んだ同
期信号Gと合わせられるように遅延回路って所定時間遅
延させられて加算器10の他方の入力に供給され、単安
定マルチバイブレータ8からのジッタを含んだ同期信号
Gと加算され、加算器10からジッタを含んだ同期信号
骨の画像信号が出力端子11を介して出力されるのであ
る。
On the other hand, the video signal B' supplied to the delay circuit 9 is delayed for a predetermined time by the delay circuit so as to be combined with the jitter-containing synchronization signal G output from the monostable multi-bi break 8. It is supplied to the other input and is added to the jitter-containing synchronization signal G from the monostable multivibrator 8, and the jitter-containing synchronization signal bone image signal from the adder 10 is outputted via the output terminal 11. be.

このように加算器10から出力される同期信号は、端子
5から供給されるジッタ源からのジッタ発生信号Eの振
幅や周波数を制御することにより該同期信号に与えるジ
ッタの間や大きさを制御することができるのである。
In this way, the synchronization signal output from the adder 10 controls the duration and magnitude of jitter imparted to the synchronization signal by controlling the amplitude and frequency of the jitter generation signal E from the jitter source supplied from the terminal 5. It is possible.

第3図はこの発明の他の実施例に係るジッタ発生器の回
路ブロック図であり、第4図は第3図のジッタ発生器の
各部の波形図である。
FIG. 3 is a circuit block diagram of a jitter generator according to another embodiment of the present invention, and FIG. 4 is a waveform diagram of each part of the jitter generator of FIG. 3.

この第3図に示すジッタ発生器は第1図のジッタ発生器
において加算器6を除去し、端子5からのジッタ発生信
号Eを比較器7の他方の入力に供給している点が異なる
のみで、その他の構成は同じであり、同じ構成要素には
同じ符号が付されている。
The jitter generator shown in FIG. 3 differs from the jitter generator in FIG. 1 only in that the adder 6 is removed and the jitter generation signal E from the terminal 5 is supplied to the other input of the comparator 7. The other configurations are the same, and the same components are given the same reference numerals.

第3図において、入力端子1から供給される同期信号骨
の画像信号が同期分離回路2で同明信8Bと映像信号B
”とに分離され、同期信号[3はインバータ3を介して
積分器4に供給され、映像信号B−は遅延回路9に供給
されるまでの構成(13よび作用は第1図のジッタ発生
器と同じである。
In FIG. 3, the synchronization signal bone image signal supplied from the input terminal 1 is sent to the synchronization separation circuit 2 as a synchronization signal 8B and a video signal B.
The synchronizing signal [3 is supplied to the integrator 4 via the inverter 3, and the video signal B- is supplied to the delay circuit 9. is the same as

積分器4からの積分信号りは、比較器7の一方の入力に
直接供給され、比較器7の他方の入力に供給されている
ジッタ発生信号Eと直接比較される。第4図<r>にお
いては、この比較器7で比較される積分信号りとジッタ
発生信号Eとが同時に図示されているが、比較器7にお
いては積分信号りがジッタ発生信号Eの信号レベル以上
の大きさになると、出力信号を発生し、この出力信号に
より単安定マルチバイブレータ8をトリガーする。
The integrated signal from the integrator 4 is applied directly to one input of a comparator 7 and is compared directly with the jitter-generating signal E, which is applied to the other input of the comparator 7. In FIG. 4 <r>, the integral signal and the jitter generation signal E compared by the comparator 7 are shown at the same time. When the magnitude exceeds, an output signal is generated, and the monostable multivibrator 8 is triggered by this output signal.

以降は、第1図の場合と同様に、単安定マルチバイブレ
ータ8は、第4図(g>に示すように一定のパルス幅に
整形されているが、各パルス間の間隔がジッタ発生信号
Eに応じて個々に可変している同期信号Gを出力する。
From then on, as in the case of FIG. 1, the monostable multivibrator 8 is shaped into a constant pulse width as shown in FIG. It outputs a synchronizing signal G that is individually variable depending on the timing.

この単安定マルチバイブレーク8からのジッタを含んだ
同明信号Gは加算器10の一方の入力に供給され、遅延
回路9からの映像信号B−と加算され、加Fi器10か
らジッタを含んだ同期信号骨の画像信号が出力端子11
を介して出力されるのである。
The same signal G containing jitter from the monostable multi-bi break 8 is supplied to one input of the adder 10, and is added to the video signal B- from the delay circuit 9. Synchronous signal bone image signal is output terminal 11
It is output via .

このように加算器10から出力される同期信号は、端子
5から供給されるジッタ源からのジッタ発生信号Eの振
幅や周波数を制御することにより該同期信号に与えるジ
ッタの闇、大きさ、統計的性質を制御することができる
ことは第1図の場合と同じである。
In this way, the synchronization signal output from the adder 10 is controlled by controlling the amplitude and frequency of the jitter generation signal E from the jitter source supplied from the terminal 5. The ability to control the physical properties is the same as in the case of FIG.

[発明の効果] 以上び1明したように、この発明によれば、画像同期信
号を積分等してレベル変化信号に変換し、このレベル変
化信号とジッタ発生信号とに基づいて、具体的にはレベ
ル変化信号とジッタ発生信号との加0信号を所定の!5
 t%を信号と比較したり、またはレベル変化信号をジ
ッタ発生信号と比較して、パルス間の時間間隔が可変す
るジッタを含んだ同期信号を出力しているので、ジッタ
発生信号の振幅や周波数を制御2IIすることにより同
期信号に与えるジッタの伍、大きさ、統計的性買方を簡
単な構成で容易に制御することができ、画像P3器や映
(℃伝送系の耐ジッタ特性を把握するために極めて右“
用である。
[Effects of the Invention] As explained above, according to the present invention, an image synchronization signal is integrated and converted into a level change signal, and based on this level change signal and a jitter generation signal, specific is the sum of the level change signal and the jitter generation signal to a predetermined value! 5
By comparing the t% with the signal or comparing the level change signal with the jitter generation signal, a synchronization signal containing jitter with a variable time interval between pulses is output, so the amplitude and frequency of the jitter generation signal can be determined. By controlling 2II, the level, magnitude, and statistical characteristics of jitter imparted to the synchronization signal can be easily controlled with a simple configuration. Extremely right for “
It is for use.

【図面の簡単な説明】[Brief explanation of drawings]

第1図はこの発明の一実施例に係るジッタ発生器の回路
ブロック図、第2図は第1図のジッタ光土器の各部の波
形図、第3図はこの発明の他の実施例に係るジッタ発生
器の回路ブロック図、第4図は第3図のジッタ発生器の
各部の波形図である。
Fig. 1 is a circuit block diagram of a jitter generator according to one embodiment of the present invention, Fig. 2 is a waveform diagram of each part of the jitter light earthenware of Fig. 1, and Fig. 3 is a circuit block diagram of a jitter generator according to an embodiment of the present invention. A circuit block diagram of the jitter generator, FIG. 4 is a waveform diagram of each part of the jitter generator of FIG. 3.

Claims (5)

【特許請求の範囲】[Claims] (1)画像同期信号を時間に対して信号レベルが変化し
、周期が同期信号と同じであるレベル変化信号に変換す
る変換手段と、ジッタ発生信号を発生する発生手段と、
前記レベル変化信号とジッタ発生信号とに基づいてパル
ス間の時間間隔が可変するジッタを含んだ同期信号を出
力する出力手段とを有することを特徴とするジッタ発生
器。
(1) a conversion means for converting an image synchronization signal into a level change signal whose signal level changes over time and whose period is the same as that of the synchronization signal; and a generation means for generating a jitter generation signal;
A jitter generator comprising output means for outputting a jitter-containing synchronization signal whose time interval between pulses is variable based on the level change signal and the jitter generation signal.
(2)前記変換手段は積分回路を有することを特徴とす
る特許請求の範囲第1項記載のジッタ発生器。
(2) The jitter generator according to claim 1, wherein the converting means includes an integrating circuit.
(3)前記ジッタ発生信号は周期信号または不規則信号
であることを特徴とする特許請求の範囲第1項または第
2項記載のジッタ発生器。
(3) The jitter generator according to claim 1 or 2, wherein the jitter generation signal is a periodic signal or an irregular signal.
(4)前記出力手段は前記レベル変化信号を前記ジッタ
発生信号と加算する加算手段と、該加算手段の出力信号
を所定の基準信号と比較する比較手段とを有することを
特徴とする特許請求の範囲第1項乃至第3項のいずれか
に記載のジッタ発生器。
(4) The output means includes an addition means for adding the level change signal with the jitter generation signal, and a comparison means for comparing the output signal of the addition means with a predetermined reference signal. A jitter generator according to any one of ranges 1 to 3.
(5)前記出力手段は前記レベル変化信号を前記ジッタ
発生信号と比較する比較手段を有することを特徴とする
特許請求の範囲第1項乃至第3項のいずれかに記載のジ
ッタ発生器。
(5) The jitter generator according to any one of claims 1 to 3, wherein the output means includes comparison means for comparing the level change signal with the jitter generation signal.
JP19729586A 1986-08-25 1986-08-25 Jitter generator Pending JPS6354094A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19729586A JPS6354094A (en) 1986-08-25 1986-08-25 Jitter generator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19729586A JPS6354094A (en) 1986-08-25 1986-08-25 Jitter generator

Publications (1)

Publication Number Publication Date
JPS6354094A true JPS6354094A (en) 1988-03-08

Family

ID=16372083

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19729586A Pending JPS6354094A (en) 1986-08-25 1986-08-25 Jitter generator

Country Status (1)

Country Link
JP (1) JPS6354094A (en)

Similar Documents

Publication Publication Date Title
JPH02276371A (en) Clamping circuit for video signal
JPH02176697A (en) Black/white monitor for remote controller
KR100196815B1 (en) Digital FM Synthesizer for Record Circuits
US4558457A (en) Counter circuit having improved output response
JPS6161308B2 (en)
JPS62189885A (en) automatic gain control device
JP2522308B2 (en) Clock generator
JP2506649B2 (en) Vertical synchronizer
SU1246272A1 (en) Method of controlling three-phase bridge rectifier for suppressing double frequency harmonics at its output
JP2982656B2 (en) Transmission system clock synchronizer
JPS62202690A (en) Jitter correction circuit
JPH02104172A (en) Digital adjusting device for image display
JPS57170688A (en) Jitter compensation circuit
JPS5933989A (en) Sample phase controlling system
JPH0231518A (en) Phase locked compensation circuit
JP2748387B2 (en) Scan converter device
KR960036642A (en) Video data controller of digital television.
JPS61101125A (en) analog to digital converter
JPS6153884A (en) Video signal processing device
KR970056909A (en) Horizontal Sync Signal Generator of Video Signal
JPH0260286A (en) Video signal processing device
JPH01128100A (en) Envelope generator
JPS6316779A (en) Frequency discrimination circuit for vertical synchronizing signal
JPS60248015A (en) Waveform shaping circuit
JPH01270415A (en) Pll circuit for down converter