JPS6354094A - ジツタ発生器 - Google Patents
ジツタ発生器Info
- Publication number
- JPS6354094A JPS6354094A JP19729586A JP19729586A JPS6354094A JP S6354094 A JPS6354094 A JP S6354094A JP 19729586 A JP19729586 A JP 19729586A JP 19729586 A JP19729586 A JP 19729586A JP S6354094 A JPS6354094 A JP S6354094A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- jitter
- output
- synchronizing
- generation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing, Inspecting, Measuring Of Stereoscopic Televisions And Televisions (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的コ
（産業上の利用分野）
この発明は、画像機器の耐ジッタ特性の測定のためにジ
ッタを有する映像信号を発生させるためのジッタを発生
するジッタ発生器に関する。
ッタを有する映像信号を発生させるためのジッタを発生
するジッタ発生器に関する。
〈従来の技術）
画像＾器や画像伝送系がジッタを有する映像信号に対し
ていかなる特性を示すかを把握することは、画＠日器や
その伝送系を設計するに当って、またはこれらへの入力
信号に対する規格条件等を規定するに当って極めて１要
なことである。画像典型やその伝送系の耐ジッタ特性を
把握するためには、ジッタ量とその性質を自由に制御で
きるジッタ発生器が必要である。
ていかなる特性を示すかを把握することは、画＠日器や
その伝送系を設計するに当って、またはこれらへの入力
信号に対する規格条件等を規定するに当って極めて１要
なことである。画像典型やその伝送系の耐ジッタ特性を
把握するためには、ジッタ量とその性質を自由に制御で
きるジッタ発生器が必要である。
従来、ジッダを含んだ画像信号を得る手段としては、ビ
デオテープレコーダやディジタル処理を用いる方法が考
えられる。
デオテープレコーダやディジタル処理を用いる方法が考
えられる。
前者のビデオテープレコーダを使用する方法は簡便であ
るが、ジッタ量およびその性質を制御することは困難で
ある。
るが、ジッタ量およびその性質を制御することは困難で
ある。
後者のディジタル処理を使用する方法は複合画像信号の
同期信号部分をも含めて、−旦デイジタル信号に変換し
てメモリに格納した後に、ジッタを有するクロックによ
り読み出し、アナログ信号に変換してジッタを有する画
像信号を得るものである。この方法においては、クロッ
クのジッタを制御することにより画像信号のジッタを制
御することができるが、そのためにはアナログ／ディジ
タル変換器や大容量のメモリを必要とすることをはじめ
として大規模な装置構成を必要とする。
同期信号部分をも含めて、−旦デイジタル信号に変換し
てメモリに格納した後に、ジッタを有するクロックによ
り読み出し、アナログ信号に変換してジッタを有する画
像信号を得るものである。この方法においては、クロッ
クのジッタを制御することにより画像信号のジッタを制
御することができるが、そのためにはアナログ／ディジ
タル変換器や大容量のメモリを必要とすることをはじめ
として大規模な装置構成を必要とする。
（発明が解決しようとする問題点）
従来のビデオテープレコーダを使用する方法はジッタ囲
およびその性質を制御することが困難であるという問題
があり、またディジタル処理を使用する方法はアナログ
／ディジタル変換器や大容量メモリを必要として装置構
成が大規模かつ高価になるという問題がある。
およびその性質を制御することが困難であるという問題
があり、またディジタル処理を使用する方法はアナログ
／ディジタル変換器や大容量メモリを必要として装置構
成が大規模かつ高価になるという問題がある。
この発明は、上記に鑑みてなされたもので、その目的と
するところは、簡単な構成でジッタ洛およびその統計的
性質を容易に制御できるジッタ発生器を提供することに
ある。
するところは、簡単な構成でジッタ洛およびその統計的
性質を容易に制御できるジッタ発生器を提供することに
ある。
［発明の構成］
（問題点を解決するための手段）
上記問題点を解決するため、この発明は、画像同期信号
を時間に対して信号レベルが変化し、周期が同期信号と
同じであるレベル変化信号に変換する変換手段と、ジッ
タ発生信号を発生する発生手段と、前記レベル変化信号
とジッタ発生信号とに基づいてパルス間の時間間隔が可
変するジッタを含んだ同期信号を出力する出力手段とを
有することを要旨とする。
を時間に対して信号レベルが変化し、周期が同期信号と
同じであるレベル変化信号に変換する変換手段と、ジッ
タ発生信号を発生する発生手段と、前記レベル変化信号
とジッタ発生信号とに基づいてパルス間の時間間隔が可
変するジッタを含んだ同期信号を出力する出力手段とを
有することを要旨とする。
（作用）
この発明のジッタ発生器においては、画像同期信号を積
分等してレベル変化信号に変換し、このレベル変化信号
とジッタ発生信号とに基づいてパルス間の時間間隔が可
変するジッタを含んだ同期信号を出力している。
分等してレベル変化信号に変換し、このレベル変化信号
とジッタ発生信号とに基づいてパルス間の時間間隔が可
変するジッタを含んだ同期信号を出力している。
（実施例）
以下、図面を用いてこの発明の詳細な説明する。
第１図はこの発明の一実施例に係るジッタ発生器の回路
ブロック図であり、第２図は第１図のジッタ発生器の各
部の波形を示す図である。
ブロック図であり、第２図は第１図のジッタ発生器の各
部の波形を示す図である。
第１図において、入力端子１からは、ジッタを与えよう
とする信号、すなわち同期信号を含んだ第２図（ａ ）
に示すような画像信号Ａが入力され、この画像信号Ａは
同期分離回路２に供給される。
とする信号、すなわち同期信号を含んだ第２図（ａ ）
に示すような画像信号Ａが入力され、この画像信号Ａは
同期分離回路２に供給される。
同期分離回路２は画像信号Ａから第２図（ｂ）に示す同
期信号Ｂと映像信号Ｂ′を分離し、同期信号Ｂをインバ
ータ３に供給するとともに、映像信号Ｂ′を遅延回路９
に供給する。インバータ３は同期信号Ｂを反転し、この
反転した第２図（Ｃ）に示す信号Ｃを積分器４に供給す
る。積分器４はインバータ３からの反転信号Ｃを積分し
、第２図（ｄ）に示す積分信号りを出力する。この積分
信号りは加算器６の一方に供給され、加算器６の他方の
入力に端子５を介して供給されているジッダ発生信号Ｅ
と加算され、加算器６から第２図（ｆ）に示す加算信号
Ｆとして出力される。端子５から供給されるジッタ発生
信号Ｅは例えば第２図（ｅ ）に示すような同期波形ま
たは帯域制限したランダム雑音等のジッタ源信号である
。
期信号Ｂと映像信号Ｂ′を分離し、同期信号Ｂをインバ
ータ３に供給するとともに、映像信号Ｂ′を遅延回路９
に供給する。インバータ３は同期信号Ｂを反転し、この
反転した第２図（Ｃ）に示す信号Ｃを積分器４に供給す
る。積分器４はインバータ３からの反転信号Ｃを積分し
、第２図（ｄ）に示す積分信号りを出力する。この積分
信号りは加算器６の一方に供給され、加算器６の他方の
入力に端子５を介して供給されているジッダ発生信号Ｅ
と加算され、加算器６から第２図（ｆ）に示す加算信号
Ｆとして出力される。端子５から供給されるジッタ発生
信号Ｅは例えば第２図（ｅ ）に示すような同期波形ま
たは帯域制限したランダム雑音等のジッタ源信号である
。
加算器６においてジッタ発生信号Ｅを加算された加算信
号Ｆは比較器７の一方の入力に供給され、他方の入力に
供給されている所定の比較基準信号Ｒと比較される。こ
の基準信号Ｒは第２図（「）の加算信号Ｆの波形図にお
いて一点鎖線で示す信号レベルとして示されているが、
比較器７においては加算信号Ｆをこの基準信号Ｒと比較
して、加算信号Ｆが基準信号８以上の場合、出力信号を
発生し、この出力信号により単安定マルチバイブレーク
８をトリガーする。この結果、単安定マルチバイブレー
タ８からは、第２図（ａ ）に示すように一定のパルス
幅に整形された信号Ｇを出力するが、この出力信号Ｇの
各パルス間の間隔はジッタ発生信号Ｅに応じて個々に可
変している信号Ｇとなっている。すなわち、この信Ｍ
Ｑは第２図（ｂ）の同期信号Ｂと同じパルス幅を有して
いるが、ジッタ発生信号Ｅに応じたジッタを含んだ同期
信号Ｇとなっているのである。この単安定マルチバイブ
レータ８からのジッタを含んだ同期信号Ｇは加算器１０
の一方の入力に供給される。
号Ｆは比較器７の一方の入力に供給され、他方の入力に
供給されている所定の比較基準信号Ｒと比較される。こ
の基準信号Ｒは第２図（「）の加算信号Ｆの波形図にお
いて一点鎖線で示す信号レベルとして示されているが、
比較器７においては加算信号Ｆをこの基準信号Ｒと比較
して、加算信号Ｆが基準信号８以上の場合、出力信号を
発生し、この出力信号により単安定マルチバイブレーク
８をトリガーする。この結果、単安定マルチバイブレー
タ８からは、第２図（ａ ）に示すように一定のパルス
幅に整形された信号Ｇを出力するが、この出力信号Ｇの
各パルス間の間隔はジッタ発生信号Ｅに応じて個々に可
変している信号Ｇとなっている。すなわち、この信Ｍ
Ｑは第２図（ｂ）の同期信号Ｂと同じパルス幅を有して
いるが、ジッタ発生信号Ｅに応じたジッタを含んだ同期
信号Ｇとなっているのである。この単安定マルチバイブ
レータ８からのジッタを含んだ同期信号Ｇは加算器１０
の一方の入力に供給される。
一方、遅延回路９に供給された映像信号Ｂ′は、単安定
マルチバイブレーク８から出力されるジッタを含んだ同
期信号Ｇと合わせられるように遅延回路って所定時間遅
延させられて加算器１０の他方の入力に供給され、単安
定マルチバイブレータ８からのジッタを含んだ同期信号
Ｇと加算され、加算器１０からジッタを含んだ同期信号
骨の画像信号が出力端子１１を介して出力されるのであ
る。
マルチバイブレーク８から出力されるジッタを含んだ同
期信号Ｇと合わせられるように遅延回路って所定時間遅
延させられて加算器１０の他方の入力に供給され、単安
定マルチバイブレータ８からのジッタを含んだ同期信号
Ｇと加算され、加算器１０からジッタを含んだ同期信号
骨の画像信号が出力端子１１を介して出力されるのであ
る。
このように加算器１０から出力される同期信号は、端子
５から供給されるジッタ源からのジッタ発生信号Ｅの振
幅や周波数を制御することにより該同期信号に与えるジ
ッタの間や大きさを制御することができるのである。
５から供給されるジッタ源からのジッタ発生信号Ｅの振
幅や周波数を制御することにより該同期信号に与えるジ
ッタの間や大きさを制御することができるのである。
第３図はこの発明の他の実施例に係るジッタ発生器の回
路ブロック図であり、第４図は第３図のジッタ発生器の
各部の波形図である。
路ブロック図であり、第４図は第３図のジッタ発生器の
各部の波形図である。
この第３図に示すジッタ発生器は第１図のジッタ発生器
において加算器６を除去し、端子５からのジッタ発生信
号Ｅを比較器７の他方の入力に供給している点が異なる
のみで、その他の構成は同じであり、同じ構成要素には
同じ符号が付されている。
において加算器６を除去し、端子５からのジッタ発生信
号Ｅを比較器７の他方の入力に供給している点が異なる
のみで、その他の構成は同じであり、同じ構成要素には
同じ符号が付されている。
第３図において、入力端子１から供給される同期信号骨
の画像信号が同期分離回路２で同明信８Ｂと映像信号Ｂ
”とに分離され、同期信号［３はインバータ３を介して
積分器４に供給され、映像信号Ｂ−は遅延回路９に供給
されるまでの構成（１３よび作用は第１図のジッタ発生
器と同じである。
の画像信号が同期分離回路２で同明信８Ｂと映像信号Ｂ
”とに分離され、同期信号［３はインバータ３を介して
積分器４に供給され、映像信号Ｂ−は遅延回路９に供給
されるまでの構成（１３よび作用は第１図のジッタ発生
器と同じである。
積分器４からの積分信号りは、比較器７の一方の入力に
直接供給され、比較器７の他方の入力に供給されている
ジッタ発生信号Ｅと直接比較される。第４図＜ｒ＞にお
いては、この比較器７で比較される積分信号りとジッタ
発生信号Ｅとが同時に図示されているが、比較器７にお
いては積分信号りがジッタ発生信号Ｅの信号レベル以上
の大きさになると、出力信号を発生し、この出力信号に
より単安定マルチバイブレータ８をトリガーする。
直接供給され、比較器７の他方の入力に供給されている
ジッタ発生信号Ｅと直接比較される。第４図＜ｒ＞にお
いては、この比較器７で比較される積分信号りとジッタ
発生信号Ｅとが同時に図示されているが、比較器７にお
いては積分信号りがジッタ発生信号Ｅの信号レベル以上
の大きさになると、出力信号を発生し、この出力信号に
より単安定マルチバイブレータ８をトリガーする。
以降は、第１図の場合と同様に、単安定マルチバイブレ
ータ８は、第４図（ｇ＞に示すように一定のパルス幅に
整形されているが、各パルス間の間隔がジッタ発生信号
Ｅに応じて個々に可変している同期信号Ｇを出力する。
ータ８は、第４図（ｇ＞に示すように一定のパルス幅に
整形されているが、各パルス間の間隔がジッタ発生信号
Ｅに応じて個々に可変している同期信号Ｇを出力する。
この単安定マルチバイブレーク８からのジッタを含んだ
同明信号Ｇは加算器１０の一方の入力に供給され、遅延
回路９からの映像信号Ｂ−と加算され、加Ｆｉ器１０か
らジッタを含んだ同期信号骨の画像信号が出力端子１１
を介して出力されるのである。
同明信号Ｇは加算器１０の一方の入力に供給され、遅延
回路９からの映像信号Ｂ−と加算され、加Ｆｉ器１０か
らジッタを含んだ同期信号骨の画像信号が出力端子１１
を介して出力されるのである。
このように加算器１０から出力される同期信号は、端子
５から供給されるジッタ源からのジッタ発生信号Ｅの振
幅や周波数を制御することにより該同期信号に与えるジ
ッタの闇、大きさ、統計的性質を制御することができる
ことは第１図の場合と同じである。
５から供給されるジッタ源からのジッタ発生信号Ｅの振
幅や周波数を制御することにより該同期信号に与えるジ
ッタの闇、大きさ、統計的性質を制御することができる
ことは第１図の場合と同じである。
［発明の効果］
以上び１明したように、この発明によれば、画像同期信
号を積分等してレベル変化信号に変換し、このレベル変
化信号とジッタ発生信号とに基づいて、具体的にはレベ
ル変化信号とジッタ発生信号との加０信号を所定の！５
ｔ％を信号と比較したり、またはレベル変化信号をジ
ッタ発生信号と比較して、パルス間の時間間隔が可変す
るジッタを含んだ同期信号を出力しているので、ジッタ
発生信号の振幅や周波数を制御２ＩＩすることにより同
期信号に与えるジッタの伍、大きさ、統計的性買方を簡
単な構成で容易に制御することができ、画像Ｐ３器や映
（℃伝送系の耐ジッタ特性を把握するために極めて右“
用である。
号を積分等してレベル変化信号に変換し、このレベル変
化信号とジッタ発生信号とに基づいて、具体的にはレベ
ル変化信号とジッタ発生信号との加０信号を所定の！５
ｔ％を信号と比較したり、またはレベル変化信号をジ
ッタ発生信号と比較して、パルス間の時間間隔が可変す
るジッタを含んだ同期信号を出力しているので、ジッタ
発生信号の振幅や周波数を制御２ＩＩすることにより同
期信号に与えるジッタの伍、大きさ、統計的性買方を簡
単な構成で容易に制御することができ、画像Ｐ３器や映
（℃伝送系の耐ジッタ特性を把握するために極めて右“
用である。
第１図はこの発明の一実施例に係るジッタ発生器の回路
ブロック図、第２図は第１図のジッタ光土器の各部の波
形図、第３図はこの発明の他の実施例に係るジッタ発生
器の回路ブロック図、第４図は第３図のジッタ発生器の
各部の波形図である。
ブロック図、第２図は第１図のジッタ光土器の各部の波
形図、第３図はこの発明の他の実施例に係るジッタ発生
器の回路ブロック図、第４図は第３図のジッタ発生器の
各部の波形図である。
Claims (5)
- （１）画像同期信号を時間に対して信号レベルが変化し
、周期が同期信号と同じであるレベル変化信号に変換す
る変換手段と、ジッタ発生信号を発生する発生手段と、
前記レベル変化信号とジッタ発生信号とに基づいてパル
ス間の時間間隔が可変するジッタを含んだ同期信号を出
力する出力手段とを有することを特徴とするジッタ発生
器。 - （２）前記変換手段は積分回路を有することを特徴とす
る特許請求の範囲第１項記載のジッタ発生器。 - （３）前記ジッタ発生信号は周期信号または不規則信号
であることを特徴とする特許請求の範囲第１項または第
２項記載のジッタ発生器。 - （４）前記出力手段は前記レベル変化信号を前記ジッタ
発生信号と加算する加算手段と、該加算手段の出力信号
を所定の基準信号と比較する比較手段とを有することを
特徴とする特許請求の範囲第１項乃至第３項のいずれか
に記載のジッタ発生器。 - （５）前記出力手段は前記レベル変化信号を前記ジッタ
発生信号と比較する比較手段を有することを特徴とする
特許請求の範囲第１項乃至第３項のいずれかに記載のジ
ッタ発生器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19729586A JPS6354094A (ja) | 1986-08-25 | 1986-08-25 | ジツタ発生器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19729586A JPS6354094A (ja) | 1986-08-25 | 1986-08-25 | ジツタ発生器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6354094A true JPS6354094A (ja) | 1988-03-08 |
Family
ID=16372083
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19729586A Pending JPS6354094A (ja) | 1986-08-25 | 1986-08-25 | ジツタ発生器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6354094A (ja) |
-
1986
- 1986-08-25 JP JP19729586A patent/JPS6354094A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02276371A (ja) | 映像信号のクランプ回路 | |
| JPH02176697A (ja) | 遠隔制御器の黒白モニター装置 | |
| JPS6354094A (ja) | ジツタ発生器 | |
| JPS6161308B2 (ja) | ||
| JPS62189885A (ja) | 自動利得制御装置 | |
| JP2522308B2 (ja) | クロック形成回路 | |
| JP2506649B2 (ja) | 垂直同期装置 | |
| JP2982656B2 (ja) | 伝送系クロック同期装置 | |
| JPS62202690A (ja) | ジツタ補正回路 | |
| JPH02104172A (ja) | 画像表示のディジタル調整装置 | |
| JPS57170688A (en) | Jitter compensation circuit | |
| JPS5933989A (ja) | サンプル位相調整方式 | |
| JPH0231518A (ja) | 位相同期補償回路 | |
| JP2748387B2 (ja) | スキャンコンバータ装置 | |
| KR960036642A (ko) | 디지탈 텔레비젼의 영상 데이터 제어장치. | |
| JPS61101125A (ja) | アナログ−デイジタル変換器 | |
| JPS6153884A (ja) | 映像信号処理装置 | |
| KR970056909A (ko) | 영상신호의 수평동기신호 발생장치 | |
| JPH0260286A (ja) | 映像信号処理装置 | |
| JPH01128100A (ja) | エンベロープジエネレータ | |
| JPS6316779A (ja) | 垂直同期信号の周波数判別回路 | |
| JPS60248015A (ja) | 波形整形回路 | |
| JPH01270415A (ja) | ダウンコンバータ用ｐｌｌ回路 | |
| KR970014299A (ko) | 디지탈 샘플링 속도 변환을 이용한 4:3 텔레비젼 신호의 와이드 16:9 표시 장치 | |
| JPS58205866A (ja) | ビデオノイズ測定装置 |