JPS6355254B2 - - Google Patents

Info

Publication number
JPS6355254B2
JPS6355254B2 JP59125961A JP12596184A JPS6355254B2 JP S6355254 B2 JPS6355254 B2 JP S6355254B2 JP 59125961 A JP59125961 A JP 59125961A JP 12596184 A JP12596184 A JP 12596184A JP S6355254 B2 JPS6355254 B2 JP S6355254B2
Authority
JP
Japan
Prior art keywords
terminal
day
tuning
transistor
pulse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP59125961A
Other languages
English (en)
Other versions
JPS614328A (ja
Inventor
Michio Wada
Hiroyuki Ozaki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP59125961A priority Critical patent/JPS614328A/ja
Publication of JPS614328A publication Critical patent/JPS614328A/ja
Publication of JPS6355254B2 publication Critical patent/JPS6355254B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Channel Selection Circuits, Automatic Tuning Circuits (AREA)
  • Noise Elimination (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、電子選局回路を備えたテレビジヨン
受像機やビデオテープレコーダーに用いられるデ
イフイート回路に関するものである。
従来例の構成とその問題点 一般のソフトタツチ形の電子選局回路の一部分
を第1図に示す。集積回路化された電子選局回路
(IC)39とチユーニング電圧(BT)を得るボ
リユーム29、選局スイツチ20、選局チヤンネ
ル表示用発光ダイオード(LED)26、等で構
成されている。
第1図においては、ボリユーム、発光ダイオー
ド、スイツチ等は数局分設けられている中の1つ
だけを示しており、他の局分についても同じよう
に選局回路39に接続されている。
今、選局スイツチ20で選局操作した場合、ス
イツチ20の片側ラインは抵抗40及び抵抗5を
介してキーイン量端子7に接続される。それま
で、スイツチ20の局が選されていなかつた時
は、スイツチ20の端子1側は32Vの電圧を有
し、したがつて、スイツチ20が押されると端子
7は高レベルとなる。この端子7が高レベルにな
つた時に選局回路39はクロツク発振を始め、選
局出力をシフトさせる。すなわち、操作されたス
イツチ20の局になるまで選局チヤンネルがシフ
トされる。操作された局の選局状態になつた時は
端子1は32Vから0Vとならり、端子7は低レベ
ルになつて発振が止まり、操作されたスイツチ2
0の局が選局される。
又、リモートコントロールにも対応している時
は、リモートコントロールで選局した時のリセツ
トパルス4がトランジスタ3のベースに入力さ
れ、エミツタから抵抗5を介しキーイン端子7に
入力される。すなわち、リセツトパルス4は高レ
ベルで受け付けられ、端子7を高レベルとする。
ここで選局回路39は発振をはじめ、トランジス
タ3のコレクタが抵抗2を介して接続されている
ポジシヨン端子1が選局されると、コレクタは低
レベルとなつて、発振が停止する。
このような動作で選局するのであるが、この選
局回路が発振を開始すると同時に選局回路39の
デイフイート端子9から選局動作時の発振出力ま
たはチヤンネルをアツプ、ダウンさせるパルス入
力と同じ入力幅でパルスが出力される。このパル
スは選局集積回路内での時間遅れを持つことと、
又、このパルスを直流電圧にすべく積分回路によ
り、発振開始時よりデイフイートパルス18の立
上り時間が少し遅れてしまう。そのため、デイフ
イートパルス18を使つている音声デイフイート
動作やLEDデイフイート動作等が十分ではなく
チヤンネル切換時に雑音が入つてしまうことが発
生するし、又、LEDが一瞬点灯してしまうこと
も発生する。
発明の目的 本発明は、このような従来の欠点を除去するも
ので、選局が開始されると同時にデイフイートパ
ルスが出力されるようにしたデイフイート回路を
提供することを目的とする。
発明の構成 本発明においては、選局手段の選局開始を示す
電位が変化するのと同期して、デイフイートパル
スを作成し、音声デイフイート動作や、LEDデ
イフイート動作を完全なものにするものである。
実施例の説明 以下、本発明の一実施例について図面を参照し
て説明する。第2図において、39はソフトタツ
チ電子選局集積回路(IC)である。このIC39
は図で示した以外の端子も有するが、図では省略
する。
1,23,24、は選局出力端子であり、選局
スイツチ20,21,22の片側に接続されてい
る。他にもICの持つ局数だけおの端子を有する
が、ここでは端子1についてのみ説明する。端子
1はダイオード25を介し選局表示用LED26
に接続され、LED26のアノード側は12Vライン
19に抵抗38を介して接続されている。又、端
子1はBT電圧調整用のボリユーム29の片側に
接続されている。ボリユーム29のもう一つの側
は32Vライン36に接続され、センターはダイオ
ード31を介して、BT電圧ライン37に接続さ
れている。
端子1は抵抗30を介して、バンド切換スイツ
チ32の共通端子に接続され、バンド切換スイツ
チ32のその他の端子はそれぞれVHFの低バン
ド端子33、VHFの高バンド端子34、UHF端
子35に接続されており、バンド切換回路につな
がる。また端子1は抵抗2を介してトランジスタ
3のコレクタに接続され、そのエミツタは選局ス
イツチ20の共通ライン側及び抵抗5を介してキ
ーイン端子7に接続され、またアース間にコンデ
ンサ6が挿入されている。トランジスタ3のエミ
ツタは抵抗41を介してトランジスタ43のベー
スに接続され、ベースとアース間には抵抗42が
入つている。トランジスタ43のコレクタは、抵
抗44を介してデイフイートパルス用トランジス
タ15のベースに接続されている。
端子9はデイフイートパルス用の発振出力端子
であり、抵抗10,12を介してトランジスタ1
5のベースに接続されている。又、端子9より抵
抗10を通つた後からは12Vライン19間に電解
コンデンサ11が接続されており、発振出力を積
分している。トランジスタ15のベースと12Vラ
イン19間には抵抗13が入り、エミツタは12V
ライン19間にダイオード14が入つおり、又ア
ース間に電解コンデンサ17が挿入されている。
コレクタはアース間に抵抗16が設けられ、この
コレクターラインを各デイフイートパルス信号出
力端として使用されている。
次に、この回路の動作を説明する。端子1が選
局されていない時は、32Vが端子1に印加されて
おり、選局されている時は0Vとなる。すなわち、
選局スイツチ20を操作した時に端子1に32Vが
印加されているとすれば、キーイン端子7は高レ
ベルとなる。この時、IC39はクロツク発振を
開始し、デイフイート出力端子9からパルスが出
力される。このパルスはIC回路内での時間遅れ
及び積分回路による波形のなまりによる時間遅れ
を持つために、このデイフイートパルスは、すで
に働き始めている選局回路の選局電圧BTの変動
により出力される異常音等を消去することが出来
ない。
そこで、本回路では、スイツチ20で端子1の
ポジシヨンを選局した時に発生される高レベルの
電圧でトランジスタ43をオンさせるようにして
いる。従つてトランジスタ15もオンになり、デ
イフイートパルス18は高レベルとなる。これを
それ以降のデイフイートトランジスタに接続する
ことによつて、音声、LED、AFC回路等のデイ
フイート回路を構成することが出来る。
すなわち、キーイン端子7への入力パルスと同
期したデイフイートパルスを作成することが可能
である。
次にリモートコントロールの時においては、リ
モートコントロールで直接選局する時、リセツト
パルスがまず出力され、これで選局ポジシヨンを
ある指定の位置に戻す。次に別ラインよりチヤン
ネルを何ステツプ移動させるかのパルスが、その
数だけ出力される。それによつて希望のチヤンネ
ルを選局することができる。
この後から出力されるパルスが入力される端子
をチヤンネルアツプ端子8とする。すなわち、リ
セツトパルスはトランジスタ3のベースに入力さ
れ、チヤンネルアツプ端子8には何ポジシヨンシ
フトさせるかのパルスが入力される。IC39は
リセツトパルスが入力されている時と、チヤンネ
ルアツプパルスが入力されている間はデイフイー
トパルスを出力するようになされているのである
が、このようにリモートコントロールで選局した
時でも最初のリセツトパルスが出力される時、キ
ーイン端子7は同様に高レベルとなり、デイフイ
ートパルスは同様に遅れてしまうが本回路によれ
ば、リセツトパルスに対してもトランジスタ3が
ONすることにより、トランジスタ15のコレク
タにリセツトパルスに同期したデイフイートパル
スを得ることが可能である。
発明の効果 以上のように、本発明によれば、選局スイツチ
で選局したとしおよびリモートコントロールで選
局されたときに変化する電位を検出して選局動作
を開始するとともに、選局動作が開始されて終了
するまでの間、発振出力端子よりパルスを出力す
る選局手段を備え、かつ上記発振出力端子に積分
回路を介してベースが接続されたデイフイート用
トランジスタを備えて、選局時のデイフイートパ
ルスを発生する装置において、上記電位の変化検
出点にベースを接続したトランジスタを設け、こ
のトランジスタのコレクタ出力端子を上記デイフ
イート用トランジスタのベースに接続することに
より、選局開始と同期させて遅延するなくデイフ
イートパルスを発生することができ、選局時の音
声の雑音や表示素子の余分な点灯を防止すること
のできるデイフイート回路を提供することができ
るものである。
【図面の簡単な説明】
第1図は、従来例の電子選局回路を含むデイフ
イート回路の回路図、第2図は本発明の一実施例
におけるデイフイート回路の回路図である。 1,23,24……選局出力端子、7……キー
イン端子、39……選局回路、9……デイフイー
ト出力端子、20,21,22……選局スイツ
チ、3,15,43……トランジスタ、4……リ
セツトパルス信号、18……デイフイートパルス
信号。

Claims (1)

    【特許請求の範囲】
  1. 1 選局スイツチによつて選局動作がなされたと
    きおよびリモートコントロールで選局がなされた
    ときに変化する電位の変化を検出して選局動作を
    開始するとともに、選局動作が開始されて終了す
    るまでの間、発振出力端子よりパルスを出力する
    集積回路化された選局手段と、上記発振出力端子
    に積分回路を介してベースが接続されたデイフイ
    ート用トランジスタと、上記電位の変化を検出し
    た出力がベースに加えられる第1のトランジスタ
    を設け、この第1のトランジスタのコレクタ出力
    端子を上記デイフイート用トランジスタのベース
    に接続し、上記選局スイツチあるいはリモートコ
    ントロールによつて選局操作がなされたときに上
    記デイフイート用トランジスタの出力端子よりデ
    イフイート用パルスを得るようにしたことを特徴
    とするデイフイート回路。
JP59125961A 1984-06-19 1984-06-19 デイフイ−ト回路 Granted JPS614328A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59125961A JPS614328A (ja) 1984-06-19 1984-06-19 デイフイ−ト回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59125961A JPS614328A (ja) 1984-06-19 1984-06-19 デイフイ−ト回路

Publications (2)

Publication Number Publication Date
JPS614328A JPS614328A (ja) 1986-01-10
JPS6355254B2 true JPS6355254B2 (ja) 1988-11-01

Family

ID=14923258

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59125961A Granted JPS614328A (ja) 1984-06-19 1984-06-19 デイフイ−ト回路

Country Status (1)

Country Link
JP (1) JPS614328A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0647746A (ja) * 1992-07-14 1994-02-22 Kyowa Kogyo Kk パレットの製造法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5816941U (ja) * 1981-07-21 1983-02-02 三洋電機株式会社 電子同調受信機のミュ−ティング回路

Also Published As

Publication number Publication date
JPS614328A (ja) 1986-01-10

Similar Documents

Publication Publication Date Title
KR890005736A (ko) Tv/vcr의 방송 프로그램 검출 및 원하는 채널자동 튜닝회로
JPS602711Y2 (ja) テレビジヨン装置
KR930009379A (ko) 텔레비젼 수신기
US4151557A (en) Television receiver operating mode selector
US4139865A (en) Television receiver with video changeover switch responsive to channel selector
JPS6011852B2 (ja) 受信機
JPS63209318A (ja) 受信機
US3839681A (en) Unused channel skip system
JPS6355254B2 (ja)
JPS5830326Y2 (ja) 表示装置
JPH018021Y2 (ja)
KR890002676B1 (ko) 프로그램어블 tv 채널 세팅회로
JP3166810B2 (ja) チューナ用プリセット装置
JPS6256715B2 (ja)
KR890008438Y1 (ko) 자동선국 장치의 자동주파수 동조신호 전환장치
KR970004924Y1 (ko) 방송방식 자동 전환회로
KR830000579B1 (ko) 텔레비젼 수상기
KR890002424Y1 (ko) Tv채널선국 및 표시회로
KR910001429Y1 (ko) 튜우너의 온스크린 바아 스캔범위 조정회로
KR840001971Y1 (ko) 영상 수상기의 동작 표시장치
JPS635952B2 (ja)
JPS605667Y2 (ja) テレビジヨン装置
JPS6218990Y2 (ja)
KR930003445Y1 (ko) 모드절환작동 안정화회로
KR920008880Y1 (ko) 텔레비전 방송신호의 정튜닝 표시회로