JPS6355492U - - Google Patents

Description

【図面の簡単な説明】

第１図は本考案の遅延回路ユニツトの実施例を
示す分解斜視図で、第２図は回路基板に穿つ孔の
様々な形状を示す実施例の平面図で、第３図は固
定子の形状を示す実施例の部分斜視図であり、第
４図、第５図は従来例を表わす分解斜視図である
。 １……容器体、２……蓋体、３……回路基板、
４……固定子、５……接続端子、６……孔、７…
…アース電極用折部。

Claims (1)

1. 【実用新案登録請求の範囲】 (1) 超音波遅延素子と、半導体遅延素子と、そ
   れらの周辺回路とを、回路基板上に実装して、該
   回路基板を導電性の容器体と蓋体に収納して用い
   る遅延回路ユニツトにおいて、該容器体の少なく
   とも１つの側面に、一個又は、複数個の固定子を
   設け、該回路基板に穿つた孔に、固定子を挿入す
   ることにより容器体に回路基板を固定したことを
   特徴とする遅延回路ユニツト。 (2) 該固定子が容器体の少なくとも一つの側面
   のそれぞれの面の一部を容器体の内側へ切り込ん
   で、側面から底面に平行に突出した台座部分と、
   該台座部分から立ち上がつた起立部分とからなり
   、回路基板の孔が該起立部分に嵌合するようにし
   た実用新案登録請求の範囲第１項記載の遅延回路
   ユニツト。 (3) 該回路基板には、外部回路との接続端子が
   設けてある実用新案登録請求の範囲第１項記載の
   遅延回路ユニツト。 (4) 該接続端子のアース端子が、核容器体に導
   通して固定されるようにしてあり、容器体、蓋体
   が接地されることを特徴とする実用新案登録請求
   の範囲第３項記載の遅延回路ユニツト。