JPS6355980A - フオトダイオ−ドアレイの製法 - Google Patents
フオトダイオ−ドアレイの製法Info
- Publication number
- JPS6355980A JPS6355980A JP61199747A JP19974786A JPS6355980A JP S6355980 A JPS6355980 A JP S6355980A JP 61199747 A JP61199747 A JP 61199747A JP 19974786 A JP19974786 A JP 19974786A JP S6355980 A JPS6355980 A JP S6355980A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- single crystal
- photodiode array
- photodiode
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/10—Integrated devices
- H10F39/12—Image sensors
- H10F39/18—Complementary metal-oxide-semiconductor [CMOS] image sensors; Photodiode array image sensors
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Light Receiving Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
この発明は、複数のフォトダイオードが接続されたフォ
トダイオードアレイの製法に関する。
トダイオードアレイの製法に関する。
複数のフォトダイオードＤ、を同一基板上に形成してフ
ォトダイオードアレイＤＡ、を製造する場合、各フォト
ダイオードＤ１が互いに干渉しあうのを防ぐために、絶
縁層分離基板（ｄｉｅｌｅｃｔｒｉｃｉｓｏｌａｔｉｏ
ｎｓ以下ｒＤＩ基板」と記す）が使用されている。
ォトダイオードアレイＤＡ、を製造する場合、各フォト
ダイオードＤ１が互いに干渉しあうのを防ぐために、絶
縁層分離基板（ｄｉｅｌｅｃｔｒｉｃｉｓｏｌａｔｉｏ
ｎｓ以下ｒＤＩ基板」と記す）が使用されている。
このようなりＩ基板を使用してフォトダイオードアレイ
ＤＡ、を製造する方法は、第３図（ａｌ〜（ｅ）のよう
である。
ＤＡ、を製造する方法は、第３図（ａｌ〜（ｅ）のよう
である。
すなわち、まず、厚み４００ＩＩＴｎ程度の単結晶シリ
コンのウェハ１′を用意しく第３図（ａ））、その表面
に、異方性エツチング等の方法によって深さ７０−程度
の溝１０・・・を形成する（第３図（ｂ））。
コンのウェハ１′を用意しく第３図（ａ））、その表面
に、異方性エツチング等の方法によって深さ７０−程度
の溝１０・・・を形成する（第３図（ｂ））。
つぎに、この単結晶シリコンのウェハ１′表面を酸化す
る等して、その表面に酸化物層１１，１１を形成しく第
３図（ｃ））、その上にポリシリコン層１２を堆積させ
る（第３図（ｄ））。
る等して、その表面に酸化物層１１，１１を形成しく第
３図（ｃ））、その上にポリシリコン層１２を堆積させ
る（第３図（ｄ））。
そして、この基板を、前記単結晶シリコンのウェハ１′
の側から約３３０戸研磨して、ポリシリコン層１２で囲
まれた単結晶シリコンの分離島１ａ Ｊ 、 ｌ ｂ
Ｌ・・・を形成し、ＤＩ基板１３を得る（第３図（ｅ
））。
の側から約３３０戸研磨して、ポリシリコン層１２で囲
まれた単結晶シリコンの分離島１ａ Ｊ 、 ｌ ｂ
Ｌ・・・を形成し、ＤＩ基板１３を得る（第３図（ｅ
））。
このようにして得られたＤＩ基板１３の各分離島１”＋
ｌｂ’・・・に不純物を拡散させて不純物層５，６
を形成し、それによってフォトダイオードＤ１・・・を
構成する。そして、各フォトダイオードＤ、・・・をＡ
ｌ配線７・・・で繋げば、第４図にみるような、フォト
ダイオードアレイＤＡ、が得られるところが、このよう
な方法でフォトダイオードアレイＤＡ、を製造するには
、上述したように、異方性エツチング、研磨等多くの工
程を必要とし、また、ＤＩ基板の性質上、ポリシリコン
層１２の成長時、基板に大きなソリの発生する恐れがあ
って、均一な研磨を行うことができなくなり、形成され
るフォトダイオードアレイＤＡ、の出力電圧を均一にす
ることができなくなる等、種々の問題がある。
ｌｂ’・・・に不純物を拡散させて不純物層５，６
を形成し、それによってフォトダイオードＤ１・・・を
構成する。そして、各フォトダイオードＤ、・・・をＡ
ｌ配線７・・・で繋げば、第４図にみるような、フォト
ダイオードアレイＤＡ、が得られるところが、このよう
な方法でフォトダイオードアレイＤＡ、を製造するには
、上述したように、異方性エツチング、研磨等多くの工
程を必要とし、また、ＤＩ基板の性質上、ポリシリコン
層１２の成長時、基板に大きなソリの発生する恐れがあ
って、均一な研磨を行うことができなくなり、形成され
るフォトダイオードアレイＤＡ、の出力電圧を均一にす
ることができなくなる等、種々の問題がある。
この発明は、以上の事情に鑑みてなされたものであって
、製造工程が少なくて基板にソリを発生させるような工
程や出力電圧をばらつかせるような工程を含まず、かつ
、各工程が簡単で、しかも、製造されたフォトダイオー
ドアレイを構成する各フォトダイオードが互いに干渉し
あうことのないフォトダイオードアレイの製法を提供す
ることを目的としている。
、製造工程が少なくて基板にソリを発生させるような工
程や出力電圧をばらつかせるような工程を含まず、かつ
、各工程が簡単で、しかも、製造されたフォトダイオー
ドアレイを構成する各フォトダイオードが互いに干渉し
あうことのないフォトダイオードアレイの製法を提供す
ることを目的としている。
以上の目的を達成するため、この発明は、絶縁層が単結
晶層で挟まれたＳＯＩ構造ウェハの少なくとも一方の単
結晶層に不純物を拡散させて、その表面から前記絶縁層
に達する分離拡散層を形成し、それによって前記単結晶
層を複数の部分に分離して、その各部分にフォトダイオ
ードを形成する工程を含んでいるフォトダイオードアレ
イの製法を要旨としている。
晶層で挟まれたＳＯＩ構造ウェハの少なくとも一方の単
結晶層に不純物を拡散させて、その表面から前記絶縁層
に達する分離拡散層を形成し、それによって前記単結晶
層を複数の部分に分離して、その各部分にフォトダイオ
ードを形成する工程を含んでいるフォトダイオードアレ
イの製法を要旨としている。
以下に、この発明を、その一実施例をあられす図面を参
照しつつ、詳しく説明する。
照しつつ、詳しく説明する。
この発明に使用される、絶縁層１ａが２つの単結晶層１
ｂ、ｌｃで挟まれたＳ ０１ （Ｓｉｌｉｃｏｎ ０
ｎＩｎｓｕｌａｔｏｒ）構造ウェハ１は、たとえば、■
絶縁層ｌａの両面に、Ｓ ＯＳ （Ｓｉｌｉｃｏｎ
０ｎＳａｐｐｈｉｒｅ ）技術、レーザビーム照射再結
晶方等によって単結晶層１ｂ、ｌｃを成長させる、■
単結晶基板１′中に、酸素や窒素等のイオンを注入する
等して、その中間に絶縁層１ａを形成する、 等の方法で製造される。
ｂ、ｌｃで挟まれたＳ ０１ （Ｓｉｌｉｃｏｎ ０
ｎＩｎｓｕｌａｔｏｒ）構造ウェハ１は、たとえば、■
絶縁層ｌａの両面に、Ｓ ＯＳ （Ｓｉｌｉｃｏｎ
０ｎＳａｐｐｈｉｒｅ ）技術、レーザビーム照射再結
晶方等によって単結晶層１ｂ、ｌｃを成長させる、■
単結晶基板１′中に、酸素や窒素等のイオンを注入する
等して、その中間に絶縁層１ａを形成する、 等の方法で製造される。
第１図（ａｌ〜（ｄｌは、上記■の製法でｓｏＩ構造ウ
ェハ１を製造し、それを使用して、その表面にフォトダ
イオードアレイＤＡを形成する場合をあられしている。
ェハ１を製造し、それを使用して、その表面にフォトダ
イオードアレイＤＡを形成する場合をあられしている。
すなわち、第１図（ａ）にみるような、第１導電型（Ｎ
型）の単結晶シリコン基板１′を用意し、それに、大電
流イオン注入装置を使用して０３ビームを照射し、表面
下数２′の所に絶縁層１ａであるＳｉＯ□層を形成する
と、ＳＯＩ構造ウェハ１が得られる（第１図（ｂ））。
型）の単結晶シリコン基板１′を用意し、それに、大電
流イオン注入装置を使用して０３ビームを照射し、表面
下数２′の所に絶縁層１ａであるＳｉＯ□層を形成する
と、ＳＯＩ構造ウェハ１が得られる（第１図（ｂ））。
つぎに、この５Ｃ）Ｉ構造ウェハ１をアニーリングした
あと、単結晶シリコン層１ｂの表面に、さらに、第１導
電型単結晶シリコンをエピタキシャル成長によって成長
させ、単結晶シリコン層１ｂの厚みを増加させる（第１
図（Ｃ））。
あと、単結晶シリコン層１ｂの表面に、さらに、第１導
電型単結晶シリコンをエピタキシャル成長によって成長
させ、単結晶シリコン層１ｂの厚みを増加させる（第１
図（Ｃ））。
このように、単結晶シリコン層１ｂの厚みを増加させる
のは、図にみるように、上記方法で形成されるＳ０１構
造ウ工ハ１両側の単結晶層１ｂ。
のは、図にみるように、上記方法で形成されるＳ０１構
造ウ工ハ１両側の単結晶層１ｂ。
ＩＣの厚みが異なるためである。すなわち、このように
単結晶層１ｂ、ｌｃの厚みが異なる場合には、単結晶層
ｉｂは、その厚みが薄すぎてフォトダイオードアレイを
形成することができないし、単結晶層ｌｃＯ側にフォト
ダイオードアレイを形成したのでは、構造的に偏りすぎ
て、ソリが発生する恐れがあるからである。したがって
、ＳＯｒ構造ウェハ１両側の単結晶１１ｂ、ＩＣの厚み
が最初からほぼ同程度である場合には、このエビタキシ
ャル成長の工程を省くことができる。
単結晶層１ｂ、ｌｃの厚みが異なる場合には、単結晶層
ｉｂは、その厚みが薄すぎてフォトダイオードアレイを
形成することができないし、単結晶層ｌｃＯ側にフォト
ダイオードアレイを形成したのでは、構造的に偏りすぎ
て、ソリが発生する恐れがあるからである。したがって
、ＳＯｒ構造ウェハ１両側の単結晶１１ｂ、ＩＣの厚み
が最初からほぼ同程度である場合には、このエビタキシ
ャル成長の工程を省くことができる。
単結晶層１ｂに第２導電型（Ｐ型）の不純物を拡散させ
て、その表面から前記絶縁層１ａに達する分離拡散層２
・・・を形成し、それによって、この単結晶層１ｂを複
数の部分に分離する（第１図（ｄ））。
て、その表面から前記絶縁層１ａに達する分離拡散層２
・・・を形成し、それによって、この単結晶層１ｂを複
数の部分に分離する（第１図（ｄ））。
複数の分離拡散層２・・・で複数の部分に分離された単
結晶層１ｂの各部分に各種の不純物を拡散させて第２導
電型の不純物層３．第１導電型の不純物層４を形成し、
それによってフォトダイオードＤ１・・・の能動部分を
構成する。そして、各フォトダイオードＤ、・・・をＡ
ｔ配線５・・・で繋げば、第２図にみるような、フォト
ダイオードアレイＤＡ、が得られる。
結晶層１ｂの各部分に各種の不純物を拡散させて第２導
電型の不純物層３．第１導電型の不純物層４を形成し、
それによってフォトダイオードＤ１・・・の能動部分を
構成する。そして、各フォトダイオードＤ、・・・をＡ
ｔ配線５・・・で繋げば、第２図にみるような、フォト
ダイオードアレイＤＡ、が得られる。
なお、このようにしてフォトダイオードアレイＤ Ａ
＋が形成された単結晶層１ｂの上には、図にみるように
、パッシベーション膜６を介して、遮光層７・・・が形
成されるようであってもよい。
＋が形成された単結晶層１ｂの上には、図にみるように
、パッシベーション膜６を介して、遮光層７・・・が形
成されるようであってもよい。
遮光層７・・・は、分離拡散層２と単結晶層１ｂとの界
面に光が照射されて寄生ダイオードが発生するのを防ぐ
ためのものであって、図にみるように、分離拡散層２が
拡散された部分の上に形成され、それによって、前記寄
生ダイオードの発生が防止されるのである。
面に光が照射されて寄生ダイオードが発生するのを防ぐ
ためのものであって、図にみるように、分離拡散層２が
拡散された部分の上に形成され、それによって、前記寄
生ダイオードの発生が防止されるのである。
以上のような、この発明のフォトダイオードアレイの製
法によれば、製造工程中に、異方性エツチング、研磨等
の、基板に大きな゛イリの発生する恐れのある工程や、
出力電圧をばらつかせるような複雑な工程を含んでおら
ず、各工程が簡単で、工程数も少なくて済むようになる
。
法によれば、製造工程中に、異方性エツチング、研磨等
の、基板に大きな゛イリの発生する恐れのある工程や、
出力電圧をばらつかせるような複雑な工程を含んでおら
ず、各工程が簡単で、工程数も少なくて済むようになる
。
しかも、この製法で得られたフォトダイオードアレイＤ
Ａ、は、各フォトダイオードＤ、の間が、分離拡散層２
・・・と絶縁層１ａとで電気的に完全に分離されている
ため、各フォトダイオードＤ。
Ａ、は、各フォトダイオードＤ、の間が、分離拡散層２
・・・と絶縁層１ａとで電気的に完全に分離されている
ため、各フォトダイオードＤ。
は互いに干渉しあうことのないものとなる。
なお、これまでは、以上の図の実施例にもとづいてのみ
、この発明を説明してきたが、この発明は、以上の実施
例に限定されるものではない。
、この発明を説明してきたが、この発明は、以上の実施
例に限定されるものではない。
たとえば、以上の図の実施例では、第１導電型がＮ型で
、第２導電型がＰ型であったが、これは、逆であっても
構わない。
、第２導電型がＰ型であったが、これは、逆であっても
構わない。
また、フォトダイオードアレイＤＡ、を構成するフォト
ダイオードＤ、は、以上の図の実施例のものに限定され
ず、その他の構成のものとすることもできる。
ダイオードＤ、は、以上の図の実施例のものに限定され
ず、その他の構成のものとすることもできる。
要するに、絶縁層が単結晶層で挾まれたｓｏｒ構造ウェ
ハの少なくとも一方の単結晶層に不純物を拡散させて、
その表面から前記絶縁層に達する分離拡散層を形成し、
それによって前記単結晶層を複数の部分に分離して、そ
の各部分にフォトダイオードを形成する工程を含んでい
るのであれば、その他の構成は特に限定されないのであ
る。
ハの少なくとも一方の単結晶層に不純物を拡散させて、
その表面から前記絶縁層に達する分離拡散層を形成し、
それによって前記単結晶層を複数の部分に分離して、そ
の各部分にフォトダイオードを形成する工程を含んでい
るのであれば、その他の構成は特に限定されないのであ
る。
この発明のフォトダイオードアレイの製法は、以上のよ
うであり、絶縁層が単結晶層で挟まれたＳＯｆ構造ウェ
ハの少なくとも一方の単結晶層に不純物を拡散させて、
その表面から前記絶縁層に達する分離拡散層を形成し、
それによって前記単結晶層を複数の部分に分離して、そ
の各部分にフォトダイオードを形成する工程を含んでい
るため、従来のＤＩ基板を用いたもののように基板にソ
リを発生させるような工程や出力電圧をばらつかせるよ
うな工程を含まず、かつ、製造工程が少なくて各工程が
簡単で、しかも、製造されたフォトダイオードアレイを
構成する各フォトダイオードが互いに干渉しあうことの
ないものとなっている
うであり、絶縁層が単結晶層で挟まれたＳＯｆ構造ウェ
ハの少なくとも一方の単結晶層に不純物を拡散させて、
その表面から前記絶縁層に達する分離拡散層を形成し、
それによって前記単結晶層を複数の部分に分離して、そ
の各部分にフォトダイオードを形成する工程を含んでい
るため、従来のＤＩ基板を用いたもののように基板にソ
リを発生させるような工程や出力電圧をばらつかせるよ
うな工程を含まず、かつ、製造工程が少なくて各工程が
簡単で、しかも、製造されたフォトダイオードアレイを
構成する各フォトダイオードが互いに干渉しあうことの
ないものとなっている
第１図（ａ）〜（ｄ）はこの発明の工程の一実施例を説
明する説明図、第２図はこの発明によって製造されるフ
ォトダイオードアレイの一例の要部の構成を説明する説
明図、第３図（ａ）〜（ｅ）は従来の工程を説明する説
明図、第４図は従来の工程によって製造されるフォトダ
イオードアレイの一例の要部の構成を説明する説明図で
ある。 ｌ・・・Ｓｏｌ構造ウェハ １ａ・・・絶縁層 １ｂ。 １ｃ・・・単結晶層 ２・・・分離拡散層 ７・・・遮
光層り、・・・フォトダイオード Ｄ Ａ ＋ ・・・
フォトダイオードアレイ 代理人 弁理士 松 本 武 彦 第２図 第３図 第３図 第４図 弓勾げ酵甫正書（自発 昭和６１年１０月１８日 フォトダイオードアレイの製法 ３、補正をする者 事件との関係 特許出願人 件 所 大阪府門真市大字門真１０４８番地名
称 （５８３）松下電工株式会社 代表者 Ｉ懐膝役藤 井 貞 夫 ４、代理人 ５、補正により増加する発明の数 な し ６、補正の対象 明細書 ７、補正の内容 （１） 明細書第６頁第１行に「表面下数２′」とあ
るを、「表面下数１」と訂正する。 （２）明細書第６頁第１７の「厚みを」と「増加させる
」の間に、「必要に応じて」を挿入する。 （３）明細書第６頁第１７行ないし第７頁第１行に「構
造的に偏りすぎて、・・・省くことができる。」とある
を、ｒｌｃの厚みが大きい為、分離が困難である。」と
訂正する。
明する説明図、第２図はこの発明によって製造されるフ
ォトダイオードアレイの一例の要部の構成を説明する説
明図、第３図（ａ）〜（ｅ）は従来の工程を説明する説
明図、第４図は従来の工程によって製造されるフォトダ
イオードアレイの一例の要部の構成を説明する説明図で
ある。 ｌ・・・Ｓｏｌ構造ウェハ １ａ・・・絶縁層 １ｂ。 １ｃ・・・単結晶層 ２・・・分離拡散層 ７・・・遮
光層り、・・・フォトダイオード Ｄ Ａ ＋ ・・・
フォトダイオードアレイ 代理人 弁理士 松 本 武 彦 第２図 第３図 第３図 第４図 弓勾げ酵甫正書（自発 昭和６１年１０月１８日 フォトダイオードアレイの製法 ３、補正をする者 事件との関係 特許出願人 件 所 大阪府門真市大字門真１０４８番地名
称 （５８３）松下電工株式会社 代表者 Ｉ懐膝役藤 井 貞 夫 ４、代理人 ５、補正により増加する発明の数 な し ６、補正の対象 明細書 ７、補正の内容 （１） 明細書第６頁第１行に「表面下数２′」とあ
るを、「表面下数１」と訂正する。 （２）明細書第６頁第１７の「厚みを」と「増加させる
」の間に、「必要に応じて」を挿入する。 （３）明細書第６頁第１７行ないし第７頁第１行に「構
造的に偏りすぎて、・・・省くことができる。」とある
を、ｒｌｃの厚みが大きい為、分離が困難である。」と
訂正する。
Claims (3)
- （１）絶縁層が単結晶層で挟まれたＳＯＩ構造ウェハの
少なくとも一方の単結晶層に不純物を拡散させて、その
表面から前記絶縁層に達する分離拡散層を形成し、それ
によって前記単結晶層を複数の部分に分離して、その各
部分にフォトダイオードを形成する工程を含んでいるフ
ォトダイオードアレイの製法。 - （２）ＳＯＩ構造ウェハにおける分離拡散層が形成され
る側の単結晶層は、その厚みを、あらかじめ、エピタキ
シャル成長によって増加させることにより形成されたも
のである特許請求の範囲第１項記載のフォトダイオード
アレイの製法。 - （３）分離拡散層が形成された部分を覆うように、遮光
層を形成する工程をも含んでいる特許請求の範囲第１項
または第２項記載のフォトダイオードアレイの製法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61199747A JPS6355980A (ja) | 1986-08-26 | 1986-08-26 | フオトダイオ−ドアレイの製法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61199747A JPS6355980A (ja) | 1986-08-26 | 1986-08-26 | フオトダイオ−ドアレイの製法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6355980A true JPS6355980A (ja) | 1988-03-10 |
Family
ID=16412958
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61199747A Pending JPS6355980A (ja) | 1986-08-26 | 1986-08-26 | フオトダイオ−ドアレイの製法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6355980A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2666453A1 (fr) * | 1990-08-31 | 1992-03-06 | Commissariat Energie Atomique | Batterie de photopiles montees en serie. |
| WO1997023003A1 (fr) * | 1995-12-20 | 1997-06-26 | Commissariat A L'energie Atomique | Detecteur de rayonnements ionisants ultra-mince et procedes de realisation d'un tel detecteur |
| US5923071A (en) * | 1992-06-12 | 1999-07-13 | Seiko Instruments Inc. | Semiconductor device having a semiconductor film of low oxygen concentration |
| EP1635555A1 (en) * | 2002-02-27 | 2006-03-15 | Canon Kabushiki Kaisha | Photoelectric conversion device |
| WO2011089949A1 (ja) * | 2010-01-25 | 2011-07-28 | アイアールスペック株式会社 | 化合物半導体受光素子アレイ |
| JP2016157956A (ja) * | 2008-08-29 | 2016-09-01 | タウ−メトリックス インコーポレイテッドＴａｕ−Ｍｅｔｒｉｘ， Ｉｎｃ． | 半導体基板用集積フォトダイオード |
-
1986
- 1986-08-26 JP JP61199747A patent/JPS6355980A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2666453A1 (fr) * | 1990-08-31 | 1992-03-06 | Commissariat Energie Atomique | Batterie de photopiles montees en serie. |
| US5923071A (en) * | 1992-06-12 | 1999-07-13 | Seiko Instruments Inc. | Semiconductor device having a semiconductor film of low oxygen concentration |
| US6100570A (en) * | 1992-06-12 | 2000-08-08 | Seiko Instruments Inc. | Semiconductor device having a semiconductor film of low oxygen concentration |
| WO1997023003A1 (fr) * | 1995-12-20 | 1997-06-26 | Commissariat A L'energie Atomique | Detecteur de rayonnements ionisants ultra-mince et procedes de realisation d'un tel detecteur |
| FR2742878A1 (fr) * | 1995-12-20 | 1997-06-27 | Commissariat Energie Atomique | Detecteur de rayonnements ionisants ultra-mince et procedes de realisation d'un tel detecteur |
| EP1635555A1 (en) * | 2002-02-27 | 2006-03-15 | Canon Kabushiki Kaisha | Photoelectric conversion device |
| US7547871B2 (en) | 2002-02-27 | 2009-06-16 | Canon Kabushiki Kaisha | Photoelectric conversion device |
| JP2016157956A (ja) * | 2008-08-29 | 2016-09-01 | タウ−メトリックス インコーポレイテッドＴａｕ−Ｍｅｔｒｉｘ， Ｉｎｃ． | 半導体基板用集積フォトダイオード |
| WO2011089949A1 (ja) * | 2010-01-25 | 2011-07-28 | アイアールスペック株式会社 | 化合物半導体受光素子アレイ |
| US8610170B2 (en) | 2010-01-25 | 2013-12-17 | Irspec Corporation | Compound semiconductor light-receiving element array |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2806277B2 (ja) | 半導体装置及びその製造方法 | |
| KR100243881B1 (ko) | 반도체 기판 및 반도체장치의 제조방법 | |
| EP0143662A2 (en) | Soi type semiconductor device | |
| JPH01106466A (ja) | 半導体装置の製造方法 | |
| JPH05129423A (ja) | 半導体装置及びその製造方法 | |
| JP2958695B2 (ja) | 半導体素子の製造方法 | |
| JP3006425B2 (ja) | 半導体装置及びその製造方法 | |
| JPS6355980A (ja) | フオトダイオ−ドアレイの製法 | |
| US5244830A (en) | Method for manufacturing a semiconductor substrate having a compound semiconductor layer on a single-crystal silicon wafer | |
| JP3048754B2 (ja) | 半導体基板 | |
| US5246877A (en) | Method of manufacturing a semiconductor device having a polycrystalline electrode region | |
| JP2807717B2 (ja) | 半導体基板の製造方法 | |
| JPS63199454A (ja) | 半導体装置 | |
| JPS63156373A (ja) | フオトダイオ−ドアレイの製法 | |
| JPH06302826A (ja) | 絶縁ゲート電界効果トランジスタ及びその製造方法 | |
| JPS6355981A (ja) | フオトダイオ−ドアレイの製法 | |
| JPS5939044A (ja) | 絶縁分離集積回路用基板の製造方法 | |
| JPS6124245A (ja) | 半導体装置 | |
| JP3016512B2 (ja) | 誘電体分離型半導体基板の製造方法 | |
| JPH1050824A (ja) | Ｓｏｉ基板の製造方法 | |
| JPH02278766A (ja) | 半導体装置の製造方法 | |
| JPH0546706B2 (ja) | ||
| JPS63174368A (ja) | 半導体装置の製造方法 | |
| JPS6159819A (ja) | 半導体基体の製造方法 | |
| JPS5812331A (ja) | 半導体装置の製造方法 |