JPH01106466A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH01106466A
JPH01106466A JP62263345A JP26334587A JPH01106466A JP H01106466 A JPH01106466 A JP H01106466A JP 62263345 A JP62263345 A JP 62263345A JP 26334587 A JP26334587 A JP 26334587A JP H01106466 A JPH01106466 A JP H01106466A
Authority
JP
Japan
Prior art keywords
layer
substrate
concentration impurity
impurity layer
high concentration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62263345A
Other languages
English (en)
Inventor
Hiroshi Goto
広志 後藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP62263345A priority Critical patent/JPH01106466A/ja
Priority to US07/259,558 priority patent/US5036021A/en
Publication of JPH01106466A publication Critical patent/JPH01106466A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P52/00—Grinding, lapping or polishing of wafers, substrates or parts of devices
    • H10P52/40—Chemomechanical polishing [CMP]
    • H10P52/402—Chemomechanical polishing [CMP] of semiconductor materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P90/00—Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
    • H10P90/19—Preparing inhomogeneous wafers
    • H10P90/1904—Preparing vertically inhomogeneous wafers
    • H10P90/1906—Preparing SOI wafers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01—Manufacture or treatment
    • H10W10/011—Manufacture or treatment of isolation regions comprising dielectric materials
    • H10W10/014—Manufacture or treatment of isolation regions comprising dielectric materials using trench refilling with dielectric materials, e.g. shallow trench isolations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01—Manufacture or treatment
    • H10W10/061—Manufacture or treatment using SOI processes together with lateral isolation, e.g. combinations of SOI and shallow trench isolations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/10—Isolation regions comprising dielectric materials
    • H10W10/17—Isolation regions comprising dielectric materials formed using trench refilling with dielectric materials, e.g. shallow trench isolations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/10—Isolation regions comprising dielectric materials
    • H10W10/181—Semiconductor-on-insulator [SOI] isolation regions, e.g. buried oxide regions of SOI wafers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P90/00—Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
    • H10P90/19—Preparing inhomogeneous wafers
    • H10P90/1904—Preparing vertically inhomogeneous wafers
    • H10P90/1906—Preparing SOI wafers
    • H10P90/1914—Preparing SOI wafers using bonding

Landscapes

  • Bipolar Transistors (AREA)
  • Weting (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 ウェーハ接着技術によるＳ　ＯＩ　（５ｉｌｉｃｏｎ　
ｏｎｉｎｓｕｌａｔｏｒ＞構造のバイポーラトランジス
タ若しくは埋込み層を有する半導体装置の製造方法に関
し、 高濃度埋込み層を簡単に形成し、かつ、基板接着後のエ
ツチングを安定に行なうことを目的とし、絶縁膜を介し
て高濃度不純物層が支持基板に接着されている状態で、
該支持基板が該絶縁膜を介して接着された該高濃度不純
物層上に素子領域としての低濃度不純物層を形成し該高
濃度不純物層を埋込み層となす工程を含むように構成す
る。
〔産業上の利用分野〕
本発明は半導体装置の製造方法に係り、特につエーハ接
着技術によるＳｏｌ構造のバイポーラトランジスタ若し
くは埋込み層を有する半導体装置の製造方法に関する。
ウェーハ接着技術によるＳＯＩ構造は１９６０年代から
提案されており、また単結晶のシリコン（Ｓ　ｉ　）基
板をエッチバックして薄膜化したものを誘電体基板上に
形成する、いわゆるＤ　Ｉ　（ｄｉｅｌｅ−ｃｔｒｉｃ
　１ｓｏｌａｔｉｏｎ　）構造の半導体装置も古（から
提案されている。
近年、これらの構造を組合わせて質の良い半導体装置を
製造する試みが盛んに行なわれるようになったが、この
場合に高濃度埋込み層の形成が重要となる。
【従来の技術〕
第４図は特開昭５８−９３３４号公報などに開示された
従来方法における各製造工程での構造断面図を示す。同
図（Ａ）において、１はｎ”３ｉ基板で、膜厚が５００
μｍ程度、比抵抗ρが約０、００３Ω・α程度の原ウェ
ーハ、２はｎ”ｓｉ基板１の表面上にエピタキシャル成
長法によって膜厚２〜５μｍ程度に成長された比抵抗ρ
が０．５Ω・α程度の低濃度層（ｎ−層）で、バイポー
ラトランジスタのコレクタ領域となる。このｎ−層２上
に二酸化シリコン（ＳｉＯｚ）からなる酸化膜３が形成
される。
次に、製造すべきバイポーラトランジスタの半導体基板
となる基板ウェーハ４が、第４図（Ｂ）に示す如く酸化
膜３上を被覆接着される。この接着は、例えば不活性ガ
ス雰囲気中、１０−５〜１ａｔｌ、５００℃以上で１分
加熱を行なう熱処理により行なわれる。
次に第４図（Ｃ）に示す如く、フッ化水素（ＨＦ）、硝
酸（ＨＮＯｚ）、酢酸（ＣＨ３Ｃ００Ｈ）を１　：３：
８の割合で混合してなる溶液で前記ｎ＋型３ｉ基板１を
エッチバック除去する。
ここで、このｎ＋型３ｉ基板１とｎ−Ｉｎ２とのエツチ
ングレートは高不純物濃度のｎ”３ｉ基板１の方がｎ−
８２よりも十倍以上速いため、このエツチングレートの
違いを利用して上記のｎ＋型Ｓ　ｉ　Ｍ板１のエッチバ
ック除去が行なわれ、単結晶層である、ｎ−層２は活性
素子を作るのに適した厚さ程度残される。
次に、基板全体をひっくり返して第４図（Ｄ）に示す如
く、ｎ−層２上にＳ！Ｏｚよりなる酸化膜５を約０．４
μｍ程度の膜厚で形成した後、同図（Ｅ）に示す如く酸
化膜５上に一部に窓６ａが開孔されたレジスト６を形成
し、その後にイオン注入法によりレジスト６をマスクと
してボロン（Ｂ＋）を注入する。これにより、ｎ−層２
の８＋注入領域にＰ゛拡散層７が形成される。
次に、レジスト６を除去し、周知のフォトエツチング法
により酸化膜５に窓を開けた後、第４図（Ｆ）に示す如
くレジスト８を所定部分に被覆形成してからこのレジス
ト８をマスクとしてヒ素（Ａｓ）をイオン注入する。
その後、レジスト８を除去することにより、第４図（Ｇ
）に示す如く、Ｐ＋拡散層７内にｎ１拡散層９が形成さ
れ、かつ、ｎ−層２の一部にｎ＋拡散層１０が形成され
たバイポーラトランジスタが製造される。ここで、Ｐ＋
拡散層７はベース（Ｂ）領域、ｎ＋拡散層９及び１０は
夫々エミッタ（Ｅ）領域及びコレクタ（Ｃ）領域となる
。
〔発明が解決しようとする問題点〕
上記の従来方法では、活性層となるｎ−層２を所望の厚
さにするため、前記したエツチング液によりエツチング
レートの濃度依存性を利用している。従って、本質的に
活性層は低濃度層でなければならない。
このため、第４図（Ｇ）に示す如きバイポーラトランジ
スタを形成すると、通常ベース直下に存在する高濃度埋
込み層が形成されず、コレクタ直列抵抗が高くなってし
まうという問題点があった。
また、ｎ”ｓｉ基板１をエッチバック除去しているが、
この時エツチング表面が波状になる、あるいは小さなデ
インプルが発生する等、均質なシリコン表面が得られな
いという問題点があった。
更に、前記エツチング液（ＨＦ＋ＨＮＯｚ　＋ｃｔ−＋
３　Ｃ００Ｈ）ではエツチングレートが不安定であリ、
接合によってはｎ＋型３ｉ基板１とｎ−層２との選択比
も悪くなることがあり、均一な低１１度層を得るのが困
難であった。
本発明は上記の点に鑑みてなされたもので、高濃度層を
簡単に形成し、かつ、基板接着後のエツチングを安定に
行なうことができる半導体装置の製造方法を提供するこ
とを目的とする。
〔問題点を解決するための手段〕
第１図は本発明方法の原理説明図を示す。本発明方法は
、第１図（Ａ）に示す断面構造に対して、同図（Ｂ）に
示す構造断面を得る工程を行なう。
第１図（Ａ）において、１２は支持基板で、絶縁膜１３
を介して高濃度不純物層１４に接着されている。
次に第１図（Ｂ）に示す如く高濃度不純物層１４上に、
低濃度不純物層１５が形成される。
〔作用〕
支持基板１２上に絶縁膜１３を介して高濃度不純物層１
４がまず形成され、その後に低濃度不純物層１５が形成
されるため、高濃度不純物層１４が埋込み層となる。
本発明によれば、高不純物濃度の埋込み層を簡単に形成
できる。また、低濃度不純物層１５はエツチングにより
薄膜化するのではなく、高濃度不純物層１４上に成長さ
れる。
〔実施例〕
第２図は本発明の一実施例の各製造工程における構造断
面図を示す。同図（Ａ＞において、１７はｎ−層で、膜
厚５００μｍ程度、比抵抗ρが数Ω・１の低濃度ｎ型単
結晶シリコン基板で、また面方位（１０Ｇ）を有する。
このｎ−層１７上にシート抵抗２０Ω／日程度の高濃度
不純物層１４に相当するｎ＋拡散層１８が形成される。
このｎゝ拡散層１８は例えばイオン注入法により、Ａｓ
を６０　ｋＶ、　５Ｅ　１５ａ−２の条件で打込み、１
０００℃１００分ぐらいの熱処理を行なうことにより、
１．５〜２．０μ踵程度の膜厚で形成される。なお、ｎ
＋拡散層１８は熱拡散にても形成できる。その後に、第
２図（Ａ）に示す如く、ｎ＋拡散層１８の表面を酸化し
て５１０２よりなる酸化膜１９が形成される。
次に第２図（Ｂ）に示す如く、前記絶縁膜１３に相当す
る酸化膜１９上に、前記支持基板１２に相当する基板ウ
ェーハ２０が熱処理により接着される。
次に水酸化カリウム（ＫＯＨ）やエチレンジアミン等の
アルカリ水溶液にて、（１００）の面方位を有する低濃
度ｎ型単結晶シリコン基板１７をエツチング除去する。
このとき、（１００）面の低濃度層のシリコンは前記ア
ルカリ水溶液に対し大きなエツチングレートを示し、〜
１０２０α−３程度の高濃度層になると殆どエツチング
されなくなるという性質があるため、ｎ＋拡散層１８の
みが残る形でエツチングが終了する。これにより、半導
体装置は第２図（Ｃ）に示す如き断面形状となる。
次に半導体装置を上下反転してｎ＋拡散層１８上に、第
２図（Ｄ）に示す如く、前記低濃度不純物層１５に相当
するｎ−層２１をエピタキシャル成長法により素子領域
として成長させる。このエピタキシャル成長法は、例え
ばモノシラン（ＳｉＨ４）ガスとホスフィン（ＰＨ３＞
の混合ガス雰囲気中において、温度１０００℃の化学気
相成長（ＣＶＤ）法により実現でき、毎分０６５μｍの
割合で４分、！！１２μｍの厚さのｎ−層２１が形成さ
れる。
なお、ＰＨ３の量を調節することにより、ｎ−層２１の
比抵抗を調整することができる。
次に、第２図（Ｅ）に示す如く、ｎ−ｍ２１上にレジス
ト２２を形成して所定のパターニングを行なった後、公
知の反応性イオンエツチング（ＲＩＥ）法を適用して、
レジスト２２をマスクとしてｎ＋拡散層１８及びｎ−層
２１の夫々異方性エツチングを行なう。その後、レジス
ト２２を除去すると、第２図（Ｆ）に示す如く、レジス
ト２２が被覆されていなかった個所に、溝２３及び２４
が夫々形成される。
次にＣＶＤ法により上記溝２３及び２４内と表面に５ｉ
Ｏｚ層を形成し、表面をエッチバックして平坦化するこ
とにより、第２図（Ｇ）に示す如く、５ｉＯｚ層２５に
より島領域が形成される。
その後、第４図（Ｅ）〜（Ｇ）に示した従来方法と同様
の製造工程を経ることにより、第２図（Ｈ）に示す如く
、ｎ−層２１内に形成されたＰ型のベース領域２６と、
Ｐ領域内に形成されたｎ＋型のエミッタ領域２７とｎ＋
型のコレクタ領域２８とを有するバイポーラトランジス
タが製造される。
このように、基板ウェーハ２０の接着方式による５ＯＩ
Ｉ造とｎ１拡散層１８による埋込み層を有するバイポー
ラトランジスタを、工程増を伴うことなく融合できる。
また、本実施例ではｎ−層１７をすべて除去した後に再
度ｎ＋拡散層１８上にｎ−層２１を成長させるようにし
ており、例えば特開昭５８−９３３４号公報のようにｎ
”［ｆ１７を途中までエッチバックして素子領域に必要
な程度の適当な膜厚を残すことはしていないので、エツ
チングレートが不安定なために均一な低濃度不純物層が
得られないという従来方法の問題点を解決することがで
きる。
なお、本発明は上記の実施例に限定されるものではなく
、例えば第２図（Ａ＞に示す半導体装置を形成する場合
、第３図に示す如く、例えば濃度　　　へ１０１９〜１
０２０α−３程度のｎ＋型シリコン基板３０上に酸化膜
３１を形成した後、基板３０の底面側より酸化膜３１方
向へ基板３０を研磨して基板３０を所望の厚さとし、そ
の後にその研磨面上にｎ″′層を形成するようにしても
よい。この場合、基板３０の研磨面が若干均一面でなく
とも基板３０はコレクタ直列抵抗低減のための埋込み層
として用いられるから、素子特性への悪影響は殆どない
。更に、−様なｎ−層を研磨後不純物拡散などによりｎ
＋層に変換してもよい。
また、本発明はバイポーラトランジスタに限らずユニポ
ーラトランジスタの製造にも適用可能である。
〔発明の効果〕
上述の如く、本発明によれば、Ｓｏｌ構造でありながら
高濃度不純物層を埋込み層として形成でき、よってバイ
ポーラトランジスタ製造時には従来に比しコレクタ直列
抵抗を低減することができ、また素子領域としての低濃
度不純物層を高１１度不純物層上に成長させるようにし
たので、基板接着後のエツチングが安定に行なえると共
に、従来に比べ均質な平面を有し、かつ、均一な低濃度
の素子領域層を得ることができる等の特長を有するもの
である。
【図面の簡単な説明】
第１図は本発明方法の原理説明図、 第２図は本発明の一実施例の各製造工程における構造断
面図、 第３図は本発明方法の要部の他の実施例の構造断面図、 第４図は従来方法における各製造工程での構造断面図を
示す。 図において、 １２は支持基板、 １３は絶縁膜、 １４は高濃度不純物層、〜 １５は低濃度不純物層、 １７は（１００）の面方位を有するｎ−型シリコン基板 を示す。 第１図 第３図 第２図

Claims (2)

    【特許請求の範囲】
  1. （１）絶縁膜（１３）を介して高濃度不純物層（１４）
    が支持基板（１２）に接着されている状態で該支持基板
    （１２）が該絶縁膜（１３）を介して接着された該高濃
    度不純物層（１４）上に素子領域としての低濃度不純物
    層（１５）を形成し該高濃度不純物層（１４）を埋込み
    層となす工程を含むことを特徴とする半導体装置の製造
    方法。
  2. （２）前記絶縁膜（１３）を介して前記高濃度不純物層
    （１４）に前記支持基板（１２）が接着されてなる構造
    は、（１００）の面方位を有する低濃度シリコン基板表
    面に該高濃度不純物層（１４）を設けた後、該絶縁膜（
    １３）を介して該支持基板（１２）を接着し、その後に
    該低濃度シリコン基板をエッチング除去する工程により
    形成されていることを特徴とする特許請求の範囲第１項
    記載の半導体装置の製造方法。
JP62263345A 1987-10-19 1987-10-19 半導体装置の製造方法 Pending JPH01106466A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP62263345A JPH01106466A (ja) 1987-10-19 1987-10-19 半導体装置の製造方法
US07/259,558 US5036021A (en) 1987-10-19 1988-10-18 Method of producing a semiconductor device with total dielectric isolation

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62263345A JPH01106466A (ja) 1987-10-19 1987-10-19 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH01106466A true JPH01106466A (ja) 1989-04-24

Family

ID=17388182

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62263345A Pending JPH01106466A (ja) 1987-10-19 1987-10-19 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US5036021A (ja)
JP (1) JPH01106466A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5049521A (en) * 1989-11-30 1991-09-17 Silicon General, Inc. Method for forming dielectrically isolated semiconductor devices with contact to the wafer substrate
DE102004060363A1 (de) * 2004-12-15 2006-06-29 Austriamicrosystems Ag Halbleitersubstrat mit pn-Übergang und Verfahren zur Herstellung
DE10234601B4 (de) * 2001-07-28 2006-09-28 Samsung Electronics Co., Ltd., Suwon Halbleiterbauelement mit SOI-Substrat und Herstellungsverfahren hierfür

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5332920A (en) * 1988-02-08 1994-07-26 Kabushiki Kaisha Toshiba Dielectrically isolated high and low voltage substrate regions
US5188971A (en) * 1988-12-28 1993-02-23 Synergy Semiconductor Corporation Process for making a self-aligned bipolar sinker structure
EP0543361B1 (en) * 1991-11-20 2002-02-27 Canon Kabushiki Kaisha Method of manufacturing a semiconductor device
US5290715A (en) * 1991-12-31 1994-03-01 U.S. Philips Corporation Method of making dielectrically isolated metal base transistors and permeable base transistors
US5344785A (en) * 1992-03-13 1994-09-06 United Technologies Corporation Method of forming high speed, high voltage fully isolated bipolar transistors on a SOI substrate
JPH05304202A (ja) * 1992-04-02 1993-11-16 Nec Corp 半導体装置の製造方法
US5258318A (en) * 1992-05-15 1993-11-02 International Business Machines Corporation Method of forming a BiCMOS SOI wafer having thin and thick SOI regions of silicon
JPH05335529A (ja) * 1992-05-28 1993-12-17 Fujitsu Ltd 半導体装置およびその製造方法
EP0573921A3 (en) * 1992-06-12 1994-09-28 Seiko Instr Inc Semiconductor device having a semiconductor film of low oxygen concentration
US5382541A (en) * 1992-08-26 1995-01-17 Harris Corporation Method for forming recessed oxide isolation containing deep and shallow trenches
DE4231310C1 (de) * 1992-09-18 1994-03-24 Siemens Ag Verfahren zur Herstellung eines Bauelementes mit porösem Silizium
US5260233A (en) * 1992-11-06 1993-11-09 International Business Machines Corporation Semiconductor device and wafer structure having a planar buried interconnect by wafer bonding
EP0635884A1 (de) * 1993-07-13 1995-01-25 Siemens Aktiengesellschaft Verfahren zur Herstellung eines Grabens in einem Substrat und dessen Verwendung in der Smart-Power-Technologie
EP0661735B1 (en) * 1993-12-29 2001-03-07 Consorzio per la Ricerca sulla Microelettronica nel Mezzogiorno Process for the manufacturing of integrated circuits, particularly of intelligent power semiconductor devices
US5362659A (en) * 1994-04-25 1994-11-08 The United States Of America As Represented By The Secretary Of The Navy Method for fabricating vertical bipolar junction transistors in silicon bonded to an insulator
US5637513A (en) * 1994-07-08 1997-06-10 Nec Corporation Fabrication method of semiconductor device with SOI structure
US5795810A (en) * 1995-03-29 1998-08-18 Texas Instruments Incorporated Deep mesa isolation in SOI
US5985728A (en) * 1995-09-01 1999-11-16 Elantec Semiconductor, Inc. Silicon on insulator process with recovery of a device layer from an etch stop layer
KR100854077B1 (ko) * 2002-05-28 2008-08-25 페어차일드코리아반도체 주식회사 웨이퍼 본딩을 이용한 ｓｏｉ 기판 제조 방법과 이 ｓｏｉ기판을 사용한 상보형 고전압 바이폴라 트랜지스터 제조방법
JP4610982B2 (ja) 2003-11-11 2011-01-12 シャープ株式会社 半導体装置の製造方法
US7067383B2 (en) * 2004-03-08 2006-06-27 Intersil Americas, Inc. Method of making bipolar transistors and resulting product
US8779555B2 (en) * 2012-12-06 2014-07-15 Taiwan Semiconductor Manufacturing Co., Ltd. Partial SOI on power device for breakdown voltage improvement
US9698024B2 (en) 2012-12-06 2017-07-04 Taiwan Semiconductor Manufacturing Co., Ltd. Partial SOI on power device for breakdown voltage improvement

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61182240A (ja) * 1985-02-08 1986-08-14 Toshiba Corp 半導体装置の製造方法
JPS62174969A (ja) * 1986-01-28 1987-07-31 Fujitsu Ltd 半導体装置の製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1286511B (de) * 1964-12-19 1969-01-09 Telefunken Patent Verfahren zum Herstellen eines Halbleiterkoerpers mit einem niederohmigen Substrat
US3391023A (en) * 1965-03-29 1968-07-02 Fairchild Camera Instr Co Dielecteric isolation process
US3343255A (en) * 1965-06-14 1967-09-26 Westinghouse Electric Corp Structures for semiconductor integrated circuits and methods of forming them
US3445925A (en) * 1967-04-25 1969-05-27 Motorola Inc Method for making thin semiconductor dice
US4050979A (en) * 1973-12-28 1977-09-27 Texas Instruments Incorporated Process for thinning silicon with special application to producing silicon on insulator
US3997381A (en) * 1975-01-10 1976-12-14 Intel Corporation Method of manufacture of an epitaxial semiconductor layer on an insulating substrate
US4118857A (en) * 1977-01-12 1978-10-10 The United States Of America As Represented By The Secretary Of The Army Flipped method for characterization of epitaxial layers
NL7710164A (nl) * 1977-09-16 1979-03-20 Philips Nv Werkwijze ter behandeling van een eenkristal- lijn lichaam.
JPS589334A (ja) * 1981-07-08 1983-01-19 Sanken Electric Co Ltd 絶縁分離層を有する半導体装置の製造方法
JPS5864045A (ja) * 1981-10-14 1983-04-16 Fujitsu Ltd 半導体装置の製造方法
US4649627A (en) * 1984-06-28 1987-03-17 International Business Machines Corporation Method of fabricating silicon-on-insulator transistors with a shared element
JPH0719836B2 (ja) * 1985-02-08 1995-03-06 株式会社東芝 誘電体分離形半導体装置の製造方法
US4601779A (en) * 1985-06-24 1986-07-22 International Business Machines Corporation Method of producing a thin silicon-on-insulator layer

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61182240A (ja) * 1985-02-08 1986-08-14 Toshiba Corp 半導体装置の製造方法
JPS62174969A (ja) * 1986-01-28 1987-07-31 Fujitsu Ltd 半導体装置の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5049521A (en) * 1989-11-30 1991-09-17 Silicon General, Inc. Method for forming dielectrically isolated semiconductor devices with contact to the wafer substrate
DE10234601B4 (de) * 2001-07-28 2006-09-28 Samsung Electronics Co., Ltd., Suwon Halbleiterbauelement mit SOI-Substrat und Herstellungsverfahren hierfür
DE102004060363A1 (de) * 2004-12-15 2006-06-29 Austriamicrosystems Ag Halbleitersubstrat mit pn-Übergang und Verfahren zur Herstellung
DE102004060363B4 (de) * 2004-12-15 2010-12-16 Austriamicrosystems Ag Halbleitersubstrat mit pn-Übergang und Verfahren zur Herstellung

Also Published As

Publication number Publication date
US5036021A (en) 1991-07-30

Similar Documents

Publication Publication Date Title
JP2980497B2 (ja) 誘電体分離型バイポーラトランジスタの製造方法
US4897362A (en) Double epitaxial method of fabricating semiconductor devices on bonded wafers
JP3037934B2 (ja) 半導体材料薄膜の製造のための改良型スマート・カット・プロセス
JPH08116038A (ja) 半導体装置及びその製造方法
US5036021A (en) Method of producing a semiconductor device with total dielectric isolation
JPH05129423A (ja) 半導体装置及びその製造方法
US5256896A (en) Polysilicon-collector-on-insulator polysilicon-emitter bipolar transistor
JPS59217364A (ja) 半導体装置の製法
JPH0669085B2 (ja) 半導体基板の製造方法
JPH0338741B2 (ja)
JPH04199632A (ja) Ｓｏｉウエハ及びその製造方法
JP3160966B2 (ja) Ｓｏｉ基板の製造方法
JPH01241168A (ja) バイポーラトランジスタおよびその製造方法
JPH06163677A (ja) 半導体装置の製造方法
JPH07231073A (ja) 半導体基板及びその製造方法
JPH0669430A (ja) 半導体装置の製造方法
JPS61240680A (ja) バイポ−ラトランジスタの製造方法
JPS63152170A (ja) 半導体装置の製造方法
JPH01238033A (ja) 誘電体分離型半導体基板及びその製造方法
JPH1050820A (ja) 半導体装置およびその製造方法
JPH01105574A (ja) 半導体装置の製造方法
JPS5843903B2 (ja) 半導体装置の製造方法
JPH04251935A (ja) 半導体装置及びその製造方法
JPH1050824A (ja) Ｓｏｉ基板の製造方法
JPH02133928A (ja) 半導体装置の製造方法