JPS6356360A - パルスア−ク溶接装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、パルスアークＧ　Ｍ　Ａ　溶接の改良に関す
る。

〔従来の技術、および発明が解決しようとする問題点〕

パルスアーク溶接は１９６０年代の初頭にはしめて提唱
されて以来アーク溶接の最も有用な発展の一つとなって
いる。しかしパルスアーク溶接が潜在的に持っている可
能性は十分に発揮されでいない。

その主な原因は、良好な溶接条件、特に、ワイヤ供給速
度の影響を受けずに個々の溶接電流パルス毎に１つの溶
接金属溶滴が離脱する最も望ましい溶接条件を達成する
ために作業者が操作しなければならない制御の数と複雑
さである。

パルスアーク溶接の制御要因に含まれるのは以下のとお
りである。

（ａ）パルス高さ一電流パルスの振幅、（ｂ）パルス幅
−電流パルスの持続時間、（Ｃ）ワイヤ供給速度−電極
ワイヤカ９容接アークへ供給される線速度、 （ｄ）パルス周波数−電流パルスの繰返し率、（ｅ）バ
ックグラウンド電流−電流パルスの間の期間にアークに
流れる比較的低い値の直流電流、（ｆ）アーク電流、お
よび （ｇ）アーク電圧。

パルス高さとパルス幅との組合せがパルスのエネルギー
量を決定し、その量は溶接金属溶滴を形成して離脱させ
るのに帛に十分でなければならない。

パルス高さは、溶接金属をスプレー移行させるのに必要
な個々のワイヤ寸法、ワイヤ・タイプ、およびシールド
ガスの組合せについて、「しきい値」電流レヘルを超え
ていなければならない。望ましい方法としては、実際の
溶接装置に何らかのフィードバック機構を組み入れて、
溶接パラメータの変化、たとえば主電圧の変動や、ワイ
ヤ供給装置のモータースピードの変化またはスリップに
よるワイヤ供給速度の変動を考慮する。種々の形式のフ
ィードバック装置が提案されているが、装置で発生ずる
個々の電流パルス毎に１つの溶滴が確実に離脱するよう
な溶接パラメータを十分に糾持するものは全くない。そ
の主な原因は、ワイヤ供給速度の変化と工作物に対する
電極の位置（アーク長さ）の変化とによって生ずる溶接
条件の変化に、回路系が十分に順応しないことである。

このような変化を相殺する試みのほとんどは、主として
パルス幅を制御して電極の溶融速度を比較的一定に維持
することであった。しかしこのような解決法ではパルス
周波数とワイヤ供給速度との正確な関係の重要性が見落
されているため、１回の電流パ；レスで１つ以上の金属
溶滴が生成したり、あるいは金属を離脱させるのに１回
以上のパルスが必要であったりするので、その結果溶接
金属のスパッタやその他の望ましくない影響が生ずる。

このような問題点を克服するために種々の試みがなされ
てきており、そのうちにはかなり成果を」二げたものも
あるが、多くの重大な欠点が未解消のまま残されている
。たとえば、米国特許第４４０９４６５号Ｙａｍａｍｏ
ｔｏらおよび同第４４３８３１７号Ｕｅｇｕｒｉらの開
示するほぼ同様なアーク電流パルス制御方法では、アー
クの電圧を監視し、フィードハック回路を使ってアーク
電圧を所定の必要平均値レベルに維持する。この特許に
示されているように、アークの電圧測定は下記のいずれ
かの方法で行なえる。

（１）パルス期間の間だけ測定、 （２）パルス電圧とハックグラウンド電圧の平均値とし
て測定、または （３）バックグラウンド期間の間だけ測定。

上に掲げた方法のうち第１の測定方法では、最大電流の
時に測定を行なうので、どのような方法で実際の電圧を
測定しても下記の原因によるかなりの電圧降下が含まれ
る。

（ａ）電極ワイヤ突出し長さ間の電圧降下、（ｂ）コン
タクトチップと電極ワイヤとの界面での電圧降下、およ
び／または （Ｃ）溶接電源と溶接アークとの間の連結リード線での
電圧降下。

このような電圧降下は容易に相殺することができず、特
に作業者の技量によって電極ワイヤ突出し長さが変わる
場合には難しい。

アーク電圧の測定を前記の（２）の方法で行なうと、パ
ルス電圧とハックグラウンド電圧とはレベルの比が約２
１なので、パルス電圧およびハックグラウンド電圧の印
加サイクルが遅い低速ワイヤ供給時には特に、過剰な平
均化時間をアーク電圧信号に掛けなければならない。当
然その結果制御系に望ましくない遅れが生ずる。ワイヤ
供給速度が高い場合には、それに応じてパルス電圧およ
びバックグラウンド電圧の印加サイクルが高く、パルス
期間中の電圧測定に特有の効果のみが必然的に顕著に現
れる。

アーク電圧の測定をバックグラウンド期間中だｉ′Ｊ行
なう場合には、典型的なバックグラウンド電流のレベル
はパルス電流のレベルよりも著しく低いので、上記の特
有の電圧降下の問題は重要性が低い。しかし、バックグ
ラウンド期間中のアーク電圧レベルを平均化すると、結
果の正確さはアーク内の短絡の発生の影響を受ける。こ
の短絡は典型的にはパルス期間の直後に発生し、特に溶
接機が短いアークを発生ずるように調整されているとき
に発生ずる。ここで重要なことは、アーク長さが小さい
場合には、溶滴が工作物または溶融金属のプールと接触
する瞬間に、電極ワイヤと離脱しつつある溶滴との間に
溶融した電極金属の橋がまだ元のまま存在する。この短
絡は当然に平均アーク電圧に影響を及ぼしてアーク溶接
装置に対する制御を不正確にする。

上記の問題はインコネルのような高抵抗電極の場合に特
に明瞭に発生ずる。本発明の課題は、少なくとも一上記
の問題点を低減し、溶接工程の制御を改善するパルスア
ーク溶接装置を桿供することである。

〔問題点を解決するための手段〕

上記の課題は、電流パルス発生回路とハックグラウンド
電流発生回路とを含んで成るパルスアーク溶接装置であ
って、該バックグラウンド電流発生回路は、電極ワイヤ
を介して負荷に接続できる直流電源供給回路と、該電流
パルス発生回路、によって発生させられた電流パルスを
該負荷に供給するためのスイッチ手段と、該電流パルス
発生回路および該バックグラウンド電流発生回路によっ
て該負荷に印加された電圧の検出手段と、パルス繰返し
率を制御して該負荷に印加された実質的に一定の所定ア
ーク電圧を維持するために該スイッチ手段を制御する手
段とを含むパルスアーク溶接装置において、該検出手段
が、個々の電流パルスの開始の直前の所定時間内に生ず
る最低アーク電圧の測定手段を含むことを特徴とするパ
ルスアーク溶接装置によって解決される。

重要なことは、溶融した電極材料の溶滴が形成されて電
極ワイヤを離脱するときに、アーク長さ、およびそれに
応じてアーク電圧が常に変化し、その結果、実際のアー
ク電圧は変動する種々の電圧の組合せになることである
。アーク電圧をできるだけ低いレベルに設定し、その電
圧を使ってパルス繰返し速度を決定することによって、
上記の現象によるアーク電圧への影響は最少限に抑制さ
れ、短絡による誤差は回避される。

アーク電圧を監視する手段は本発明の重要点ではなく、
何らかの公知手段、たとえば前述の米国特許あるいは以
下に詳述する手段を用いれば十分である。同様に、個々
の電流パルスの開始の前に最低アーク電圧を検出する手
段は重要点ではなく、通力な電気技術者によって種々の
代替手段が開発され得る。

後に詳細を説明する本発明の望ましい実施態様において
は、サンプルアンドホールド回路が、個々の電流パルス
の開始の直前の時間「ウィンドウ」期間内にアーク電圧
をサンプル採取するために接続されており、サンプル採
取期間中の最低電圧を保持し、溶接装置を制御する回路
系に対して制御パラメータとしてこの最低電圧を出力す
る。時間「ウィンドウ」の長さは特に重要ではないが、
１０００μｓ程度で十分なことがわかっている。サンプ
ル採取期間内の最低電圧は、負ピーク整流装置として作
動する最低電圧発見回路によって保持され得る。

最低アーク電圧レベルを使ってパルス繰返し速度を制御
する手段も、たとえば既述の米国特許あるいは後に詳述
するようなどのような適当な形式％式％ ワイヤ供給速度が高レベルに設定されている場合には、
電流パルス間が非常に近接しているため、バックグラウ
ンド電流レベルの期間は極く短い。

この場合、電流パルス制御回路系は、平均アーク電圧と
個々の電流パルスの開始直前の最低アーク電圧との組合
せに基すいて作動する。装置に最低バックグラウンド電
圧の検出能力がない場合には、上記の制御回路系は平均
アーク電圧のみに基ずいて作動する。

以下の説明において、スイッチ手段は直流電源供給回路
の２次側に切換えられているが、本発明はもちるんスイ
ッチ手段が直流電源供給回路の１次側に切換えられてい
る場合にも同じく適用できる。

以下に図面を参照して本発明の望ましい実施態様を説明
する。

〔実施例〕

第１１ａにおいて、本発明を実施する制御回路系は、ア
ナログ・マルチプレクサ１と数種類のアナログ入力信号
を受は入れるアナログ・ディジタル変換器２とを含んで
成るマルチチャネル・アナログ・ディジタル変換器を含
む。アナログ入力信号としては下記のものが含まれる。

一作業者が装置の望ましい平均溶接電流レベルを調節す
るために設定した電流制御回路Ｃから出力されるＯ〜Ｉ
ＯＶのアナログ信号、 −作業者がアークの長さを調節するためにアーク長さ制
御回路Ａによって設定した０〜ＩＯＶのアナログ信号、 一実際のアーク電圧、更に詳しくはアーク電圧の選択部
分を表示する電圧信号ｒＶａｒｃＪと［Ｖｍｕｘ　Ｊ　
、および 一実際のアーク電流を表示する電圧信号ｒｌａｒｃＬ２
つのディジタル入出力装置３　（第４図）は平行した４
４本の入出カラインを堤供する。これらのラインは以下
の部位に接続される。

１、液晶文字数字表示装置（’ＬＣＤ）。

２、　単純なキーボードに、ｒ変更Ｊ　　（Ｐ２／２）
および［諒承Ｊ　　（Ｐ２／３）の２つのキーを有し、
溶接スケジュールの選択を行なうために用いられる。

３、下記からの人カニ ａ、？容接ガンのスイッチ（Ｐ２／、Ｉ）ｂ、ガスパー
ジスイッチ（Ｐ２１５） Ｃ，ワイヤインチスイッチ（Ｐ２／、６）４、下記を制
御する別個の回路： ａ、シールドガス流量（Ｐ６／４） ｂ、ワイヤ供給の入／切（Ｐ６／４） ５、　アナログ・マルチプレクサおよびデマルチプレク
サ・チャネル選択装置（ＰＤ’１Ｏ−７）。

６、　アーク電圧最低値検出回路（入カニＰＤ／７、出
カニＰＥ／６）。

７、診断出力［アークアクティブＪ　　（Ｐ６／６）と
［処理済アークアクティブＪ　　（Ｐ６／７）。

アナログ・ディジタル変換器２および入出力装置３から
の出力は、８ビツト・マクロプロセッサ（型式８０８５
）　、２Ｋ　ＲＡＭデータ記憶装置、および８ＫＢＰＲ
ＯＭソフトウェア記憶装置、を含んで成る中央演算装置
兼データ記憶装置４に接続されでいる（第４図）。

マイクロプロセッサ４は、パラメータ「ワイヤ供給速度
」、「パルス高さ」、および「ベース高さ」をＥＰＲＯ
Ｍ内のソフトウェアに基づいたディジタル形式で出力す
る。これらの信号は、ディジタル・アナログ変換器５に
よってアナログ形式に変換され、デマルチプレクサ６に
よって分離される。

また、マイクロプロセッサ４は時限装置７ヘデイジタル
信号を出力し、時限装置７は、サンプル採取ウィンドウ
の開始および終了の設定と、溶接電流パルスの開始およ
び終了と、そしてそれによってパルス幅とパルス周波数
とを規定する３種類の別個のディジタル・パルスを出力
する。この出力の内２種類はアーク電圧サンプル採取ウ
ィンｌ゛つ回路２６を制御するために用いられる。この
出力の１種類および他の出力は、出力が低レベルになる
と反転するセント・リセット・フリップフロップ８に接
続しており、５ＣＲＩ−リガー回路９を溶接電流パルス
間の溶接アーク中にのみバックグラウンド電流が流れる
ように抑制する。

デマルチプレクサ６から出力されたアナログ・パラメー
タ「バックグラウンド高さ」はコンパレータ１２の入力
部の１つに接続される。もう１つのコンパレータ１３の
入力部の１つは、ハックグラウンド・ウィンドウを表わ
す固定電圧が印加されているマイクロプロセッサ４から
の１−ハックグラウンド高さ」パラメータラインに接続
されている。コンパレータ１２および１３のそれぞれの
第２の入力部は、実際のアーク電流を表わす電圧信号ｒ
ｌａｒｃＪに接続されている。コンパレータ１２および
１３の調整は、アーク電流がハソクグラウンド・ウィン
ドウの下位レベル未溝に低レベルになったときに、セン
ト・リセット・フリップフロップ１４の出力が反転して
高レベルになりヘース駆動回路１５がベース電流スイッ
チ回路１６（この実施例では並列接続されたＭＯＳＦＥ
Ｔ　トランジスタのバンク）を作動させる（第４図）。

実際のアーク電流かヘースウィンドウの高レベルを超え
たときには、セント・リセット・フリップフロップ１４
の出力は低レベルとなりバックグラウンド駆動回路１５
がバックグラウンド電流スイッチ回路１Ｇを停止させる
。ハックグラウンド電流の上昇および下降の回数は、直
列接続誘導子１７および１８のインピーダンスと、ン容
接アークとによって限定される。

必要な電源は、バックグラウンド電流供給を含むアーク
電流と電流パルスとを供給する、適切な形態を有し目２
つ容量フィルタを含む３相変圧整流回路１９から供給さ
れる。前述のように、この回路系では電流パルスの制御
されたスイッチ切換は変圧整流回路１９の２次側に切換
えられているが、必要に応じて変圧整流回路の１次側に
スイッチを切換えても同じく十分な結果得られることが
理解される。

デマルチプレクサ６から出力される「パルス高さ」のパ
ラメータはコンパレータ２０の一方の入力に接続され、
−力筒２のコンパレータ２１はパルス高さうイントウを
表す固定電圧が加えられたマイクロコンピュータ４から
の「パルス高さ」パラメータに接続された一つの入力を
有する。各コンパレータ２０および２１の第２の入力は
実際のアーク電流を表す電圧“Ｉ　ａｒｃ”に接続され
、上記各コンパレータは、実際のアーク電流がパルスウ
ィンドウの低レベル以下に低下するとき、コンパレータ
２０はＳＣＲトリガー回路９に信号を供給し、該トリガ
ー回路９はＳＣＲＣ用プルアップルダウンドライバ９Ａ
をトリガーし、該ドライバ９ＡはメインのＳＣＲスイッ
チング回路２２を導通状態になるようにトリガーするよ
うにされる。

この場合５ＣＲＩ−リガー９がインヒビットされておら
ずまた「溶接オン」信号がアクティブであると仮定する
。なお、５ＣＲＩ−リガ回路９、バックグラウンドドラ
イバ回路１５およびスイッチオフドライバ回路２３は、
「溶接オン」信号がオフ状態にあるときインヒビソＩ・
される。

パルス電流は電源１９からアークを通りインダクター１
８を通り更にＳＣＲスイッチ回路２２を通って流れる。

実際のアーク電流がパルスウィンドウの上側レベル以上
に上昇するとき、コンパレータ２１はスイッチオフドラ
イバ回路２３に信号を供給し、該ドライバ回路２３はス
イッチオフＭＯ３ＦＥＴ　トランジスタ回路２４を所定
期間の間導通状態となるようにトリガーする。この期間
はｓｃＲスイッチング回路２２がそのターンオフ時間よ
り長い期間中、逆バイアスに維持されるような期間であ
り、典型的には５０マイクロ秒のオーダーである。この
ようにしてＳＣＲスイッチング回路２２はオフ又は不導
通状態に転換する。補助的な電流源２５はＳＣＲスイッ
チング回路２２に逆バイアス電圧を供給する。

また５ＣＲＩ−リガー回路９に各電流パルスの期間をセ
ントするタイマ７からの出力が接続される。

このようにしてスタート信号はタイマ７からトリガー回
路９にリレイされ、溶接電流パルスをスタートさせる。

タイマ７からの別の出力はスイッチオフドライブ回路２
３に接続され、所定のパルス期間が経過した後に溶接電
流パルスを終了させる。

マルチプレクサ１に印加される溶接アーク電圧信号“Ｖ
　ａｒｃ”は溶接子−りを横切る瞬間電圧に比例する。

電圧信号“Ｖ　ｍｕｘ”はサンプルアントボールド回路
２６によって検出される最低の溶接アーク電圧に比例し
、該回路２６は各溶接電流パルス（第３図）の直前に先
行するウィンドウ期間中アーク電圧をサンプルし、該サ
ンプル朋間中に現れる最低電圧をホールドし、該電圧を
安定状態電圧レベルとしてマルチプレクサ１に出力する
ようにされ、アークパルス反復率を、以下に更に詳しく
述べるように、検出電圧を所定のセントレベルに維持す
るようにアークパルスの繰返し率を制御する。

第２図と第３図を参照すると、アーク電圧最小値検出回
路２６の好適な形態がより詳細に示される。マイクロプ
ロセッサ４は入出力回路３を経てイネーブルラインをロ
ウパルス出力することによって上記したパルスタイミン
グ期間の後部期間中に′す・ンプリング動作を開始し、
該入出力回路３はゲート２６Ａと２６Ｂからなるセット
リセットフリップフロップ １−２６Ｃに人力されるプロソギング入力を低下させる
。第１のタイマ信号“ｏｕｔ　Ｏ”がロウパルスを出力
するとき、オアゲー１−２６Ｃは最初の信号（“ρｒｉ
ｍｅ″ｓｉｇｎａｌ）を−時的に低下させ、トランジス
タ２６Ｂをターンオンさせ、このようにしてチャージ蓄
積キャパシタ２６１１を正の供給電圧に充電する。該“
ｏｕｔＯ”信号はまた第２のタイマをサンプリングウィ
ンドウ時間でトリガーし、該時間は１０００マイクロ秒
のオーダーである（第３図）。

サンプリングウィンドウはバックグラウンド電流期間の
後部期間に設定されるから、短絡回路の発生が避けられ
る。その理由はこのような短絡はパルス期間の終了直後
に起るからである。このことは第３図におけるアーク電
圧のトレースによって明らかである。

瞬間的なアーク電圧入力“Ｖ　ａｒｃ”はオペアンプ２
６Ｆによってキャパシタ２６Ｈの電圧と比較される。

“Ｖ　ａｒｃ″が低（なると、キャパシタ２６Ｈはダイ
オード２６０を通して放電される。“Ｖ　ａｒｃ”が高
くなると、ダイオード２６０はキャパシタ２６０を隔離
する。このようにしてキャパシタはウィンドウの始まり
からの最小レベルの“Ｖａｒｃ”をストアする。

ウィンドウ期間の終期において、第２のタイマー信号“
ｏｕｔ　１−”がロウパルスを出力し、溶接電流パルス
のスタートをトリガし、ゲー１−２６Ａおよび２６Ｂか
らなるフリップフロップをセントする。

ゲート２６Ａから出力されるホールド出力はロウとなり
、トランジスタ２６Ｄをターンオンさせ、これによりオ
ペアンプ２６Ｆに入力される正入力をハイレベルとし、
したがってまたオペアンプの出力“Ｖ　ｃｏｒｎ”をハ
イレベルとし、該出力はダイオード２６Ｇを通してキャ
パシタ２６Ｉ］が放電するのを阻止する。このようにし
てキャパシタ」二に保持される１Ｆ圧はアーク電圧最小
値信号“Ｖ　ｍｉｎ”として出力するためのＪＰＥＴオ
ペアンプ２６】によってバッファされる。次いでレディ
出力はマイクロプロセッサ４に、マルチプレクサ１への
信号“Ｖｍｉｎ”が有効であることを示すために上昇さ
せられる。マイクロプロセッサはマルチプレクサ１とア
ナログデジタルコンバータ２によって“Ｖｍｉｎ”のレ
ベルを読み、つづいて次のサイクルを始めるためにイネ
ーブルラインを動作させる。

第１図に略図的に示す制御回路を第４図（Ａ）〜＜１）
にさらに詳細に示す。第４図（Ａ）〜（１）においては
第１図においてブロック的に示された回路が詳細に示さ
れている。第４図（Ａ）〜（１）に示される回路の多く
ば現実に標準形であるから、その一般的説明以外の回路
の詳細な説明は回路の各部に対しては行なわない。以下
に述べる付加的説明を考慮に入れれば回路の操作はこれ
までの説明から容易に理解される。特にワイヤ供給モー
タ制御回路１０についてはそれ以上述べない、何となれ
ばそれは本発明の中心をなすものではないからである。

１次溶接電流源１９および補助電流源２５に対する回路
のさらに適切な詳細の説明１１：ＰＣＴ／ＡＵ８０１０
００８　（公告番号ＷＯ３１１０１３２３）に開示され
ておりその内容はこの中に説明されている。

電源１９および２５は図示されない標準アーク銃によっ
て支持されたアーク電極Ｅに接続されている。アーク電
極ワイアＥは図示されないガンスイッチの制御下にワイ
ヤ供給モータ１１により給電され、電極Ｅとワークピー
スＷとの間に溶接アークを発生する。すでに述べたよう
に、アーク電流はトリガ回路９，９Ａおよび主駆動スイ
ッチング回路２４によって制御される主電流スイッチＳ
ＣＲ２２を組み込んだパルススイッチング回路によって
制御される。

溶接電流はシャント２７に発生ずる電圧降下として検出
され、ついで第４図に詳細に示されるシャント増幅器ま
たはゲイン回路によって処理される。ゲイン回路はシャ
ント２７に発生ずる電圧降下を１６０倍に増幅し、信号
を１０分の１に分周し、その信号を増幅器Ｕ２２ａおよ
びＵ２２ｂによるバッファにより１０倍に逓倍する。こ
のプロセスは電気的に電流信号゛を絶縁し、低雑音特性
をもたせ、電流がモニタさるべき低バツクグラウンド電
流レベルにあっても確実に識別できる。

以上述べた回路の操作の多くはＥＦＲＯＭ　４　（第４
図）に蓄積されたソフトウェアによって制御される。本
発明の実施例をよりよく理解するために典形的な操作を
第５図の説明図について簡単に説明する。

機械は最初“アイドル”状態におかれる。ガンスイッチ
が押されると、これがマイクロプロセソナ４により検出
されアーク始動シーケンスが開始される。シールドガス
流がプロセッサによりＩ１０ボート３を介してイネーブ
ルとなりついでワイヤ供給および溶接電流パルスが開始
される。パルス周波数は始めは高い。これはアークのス
トライキングを容易にするためである。

ＥＩＩＲＯＭ　４に含まれるソフトウェアはアーク電流
およびアーク電圧をチェックし、ともに存在するときは
有効なアーク条件を指示し、ソフトウェアパラメータ“
アークアクティブが論理“オン”に設定される。アーク
始動につソいて“アークアクティブがソフトウェアにお
いて“ランプアップ工程の開始を始め、それをとおして
ワイア供給率、バックグラウンド電流、公称アーク電圧
および公称パルス周波数のパラメータをそれぞれの最小
プログラム稙から選択された溶接スケジュールに関連す
る“電流”ポテンシオメータＣの設定によって決定され
るそれぞれの操作値まで増加する。ガンスイッチが開放
されると、各パラメータの同様な“ランプダウン”行な
われる。ワイヤ供給はワイヤのバーンバックを許すまで
停止され、ついで溶接電流パルスがディスエイプルとな
す短時間おくれでシールドガス流がディスエイプルとな
る。

１００溶接スケジユールまではＵＰＲＯＭソフトウェア
のライブラリに維持される。各プログラムはすでにのべ
たパラメータ、パルス幅、パルス高、最小ワイヤ供給速
度、最大ワイヤ供給速度、最小ハツクグラウンド電流、
最大ハックグラウンド電流、最小（公称）アーク電圧、
最大（公称）アーク電圧、最小（公称）パルス周波数、
最大（公称）パルス周波数のユニークな組合せである。

各プログラムは特殊な電極ワイヤ寸法／形／シールドガ
ス組合せに適合するように予め開発されている。

所望の溶接スケジュールは諒承および変更キーによって
選択され、そのキーによって操作は内部ライブラリから
あらかじめ選択された１２のサブセットの中から１つの
溶接スケジュールを選択する。ソフトウェアによって駆
動された英数字ディスプレイはオペレータをして溶接ス
ケジュールのメニューおよび他の適用される選択をする
ステップへと進む。

前に述べたサンプルホールド回路２６によってザンプル
されたアーク電圧“Ｖｍｉｎ”はＤＣＣレベルあって各
電流パルスに先立つサンプリング窓の中に発生する最低
アーク電圧に等しいＤＣレベルである。この電圧は平均
アーク電圧“Ｖ　ａｒｃ″と数学的に結合して用いるこ
とができ、ソフトウェアにおいで、所望のアーク電圧（
選択された溶接スケジュールに関するオペレータの“電
流”制御によってきまる）とオペレータの“アーク長さ
”制御の設定によってきまるアーク電圧補正因子と比較
される。この比較の結果は周波数補正因子であって、こ
れは実際のアーク電圧が所望のアーク電圧よりも大きい
ときにパルス周波数を減少させて電極ワイヤのバーンオ
フ率を減少させて実際のアーク電圧を減少させるかまた
はそれと逆の動作をする（第５Ａ図の説明図参照のこと
）。

最終パルス周波数は公称パルス周波数（選択された溶接
プログラムに関連するオペレータの“電流”制御の設定
により決まる）と、すでに述べた周波数補正因子と、オ
ヘレークの“アーク長さ”制御の設定の直接機能として
の２次周波数補正因子との総和の結果として決定される
。この制御において、アーク長さが減少するように設定
されると、その効果はパルス周波数を減少し、その逆も
また同様である。ソフトウェアはパルス周波数の変化率
を制限し、また公称パルス周波数からの最大許容偏差を
設定する。これらの限界はワークピースに関するガン位
置の変によって典形的に発生ずる操作アーク長の変化に
対するシステムの応答を決める。

最終パルス周波数において溶接電流パルスの各個を始動
するために、Ｕ６のピン１０は低レベル電位となり該低
レベル電位ばＳＣＲトリガ回路９をトリガし、ピン３上
における該５ＣＲ）リガ回路の出力は成る短い所定の期
間だけ高レベル電位となる。該出力はプルアッププルダ
ウンＳＣＲトリガ回路９Ａの出力が高レベル電位となる
ようトリガし、主要ＳＣＲ２２を導通状態へとトリガす
る。

同時に、フリップフロップ８のピン６は高レベル電位と
なり、トリガ回路９を非禁止状態とする。

溶接電流パルスの幅は選択された溶接プログラムにより
セ・ツトされ、該プログラムの作動条件のすべてにおい
て固定して維持される。溶接電流パルスを所望のパルス
幅で終了させるために、タイマ７のピン１３の電位は低
レベルとなり、それにより主要スイッチオフドライバ２
３（Ｕ２１）をトリガし、ピン３における該主要スイッ
チオフドライバの出力の電位は短い所定の期間だけ高レ
ベルになる。この出力は、光学的アイソレータ（Ｊ２６
を経由して、ドライバ２３のＨ８がバイアスメンされる
ようにし、１］９がバイアスオフされるようにする。こ
れら２個の素子はトランジスタ回路２４用のプルアップ
プルダウンドライバを構成し、該トランジスタ回路は主
要ＳＣＲ２２が非導通状態へ転換させられるようにする
。

溶接電流パルスの高さは選定された溶接プログラムによ
りセットされたとおりであり、該プログラムの作動条件
のすべてにおいて固定して維持される。最小のパルス高
さウィンドウに対応する直流電圧レベルはＵＩＯのピン
１２から出力され、該出力される電圧は比較器２０のピ
ン５に印加され、該比較器の他の人力ピン４は実際の７
−り電圧をあられす電圧に接続される。該比較器は、実
際のアーク電流が最小のパルス高さウィンドウ以下に低
下したとき、トリガ９が禁止状態ではないことを条件と
して、出力ピン２の電位が低レベルとなり前述のように
ＳＣＲトリガパルスを始動させる。

比較器２０のピン５上に存在するものとしての最小のパ
ルス高さに対して、Ｈｌおよび協働する素子Ｒ２０、Ｒ
２２、Ｒ２３、Ｄｌｌから供給される定電流により、抵
抗Ｒ２４の端子間に発生する一定の直流電圧が加算され
る。それにより、パルス高さウィンドウの最大値に対応
する直流レベルが比較器２１のピン７に印加され、該比
較器の他の入力ピン６は実際のアーク電流をあられす前
述の電圧に接続される。比較器２１は実際のアーク電流
が最大のパルス高さウィンドウを超過するとき出力ピン
１の電位が低レベルになり、スイッチオフドライバ２３
のＵ２１をトリガし、前述したようにＳＣＲ２２が非導
通状態へ転換させられるようにする。

バックグラウンド電流は、オペレータ「電流」ｖｉ１１
′４Ｂを選定された溶接プログラムに関連させて設定す
ることにより決定される。直流電圧レベルがデマルチプ
レクサ６のピン１４から出力され、該直流電圧レベルは
最小のバックグラウンド電流ウィンドウに対応し、比較
器１２および１３と協働するＵ１９ｂのピン５に接続さ
れる。溶接電流パルス期間の各個において、比較器１２
および１３と協働する比較器Ｕ２２ｄによる検出にした
がい、キャパシタＣ２２が、ＤｌＢおよびＤ１９の正方
向電圧降下に等しい電圧まで充電される。溶接電流パル
ス期間の各個の後において、Ｃ２２はＵ１９ｂを経由し
て放電されるが、該Ｕ１９ｂはシンク専用バッファとし
て動作し、該放電は最小のバックグラウンド電流ウィン
ドウと等価のレベルまで行われ、該放このようにしてバ
ックグラウンド電流は溶接電流パルス期間の各個の後に
おいて増大させられ、アークが、バックグラウンド電流
がパルス電流と交代する時点において消滅することが防
止される。

Ｃ２２の端子間電圧は比較器１２の１つの入力端子に接
続される。この電圧レベルに対して、Ｈ３および協働す
る素子Ｒ７３、Ｒ４１、０２０、０２１から供給される
定電流によるＲ４２におし」る電圧降下としての一定直
流電圧が加算される。それにより、最大のハックグララ
ンド電流ウィンドウに対応する直流レベルが比較器１３
のピン１１に接続される。

比較器１２および１３においては他方の入力端子が実際
のアーク電流をあられす電圧に接続される。

比較器１２および１３は、実際のアーク電流が最小のパ
ソクグラウンドウィンドウレベル以下に低下したとき、
フリップフロップ１４がトリガオンされ、ピン３からの
該フリップフロップの出力の電位は高レベルになるよう
に構成される。該信号は、光学的アイソレータＵ２５お
よびドライバ回路１５のトランジスタＨ６およびＨ７を
経由して送出され、Ｈ６がバイアスオンされＨ７がバイ
アスオフされ、トランジスタ回路１６が導通状態にもた
らされる。同様に、実際のアーク電流が最大のハックグ
ラうンドレベル以上に上昇したとき、回路１６は非導通
状態になる。

ワイヤ供給速度は、選定された溶接プログラムに関連し
てのオペレータ「電流」制御の設定により決定される。

ワイヤ供給速度をあられす直流電圧レベルはデマルチプ
レクサ６のピン１５から出力され、Ｕ１８ｄによりバッ
ファされ、該Ｕ］８ｄの出力はワイヤ供給モータ用の別
個の制御装置に接続され、該別個の制御装置はワイヤ供
給速度を入力電圧に比例するよう維持する。

溶接の開始させるには、オペレータはガンスイッチＧを
閉路するが、該ガンスイッチは通常は溶接ハンドピース
に組込まれている。このことはマイクロプロセッサによ
って読取られ、該マイクロプロセッサは下記の事項を生
起させる。

（１）ガス弁が作動させられシールドガスを溶接区域へ
供給する、 （２）３個のドライバ９，１５、および２３をエネイブ
ル状態とし、ト、リガパルスがＳＣｌ２２２に供給され
得るようにし、要求に応じてトランジスタおよびバック
グラウンド電流スイッチをそれぞれパルス的にオフ状態
にする、 （３）ワイヤ供給モータ駆動装置をエネイブル状態とし
、電極ワイヤがアーク区域へ供給されるようにする。

本明細書が完全な明細書であるところのオーストラリア
特許出願に添付された仮明細書の内容のすべてが本明細
書に導入されており、本明細書における開示の一部を形
成している。特許請求の範囲は本明細書における開示の
一部を形成している。

【図面の簡単な説明】

第１図は、本発明を実施する制御回路の模式的構成図で
ある。 第２図は、アーク電圧最低値検出装置の詳細な回路図で
ある。 第３図は、アーク電圧最低値検出回路を使用した場合の
各時期関係を説明する線図である。 第４図（Ａ）〜（１）は、第１図の構成図の制御回路の
各部を示す詳細な回路図である。 第５図は、パルス周波数速度の変化に関する説明図であ
る。 第６図は、第４図（Ａ）〜（１）の部分の組合せ配置を
示す図である。 以下余白

Claims (1)

1. 【特許請求の範囲】 １、電流パルス発生回路とバックグラウンド電流発生回
   路とを含んで成るパルスアーク溶接装置であって、該バ
   ックグラウンド電流発生回路は、電極ワイヤを介して負
   荷に接続できる直流電源供給回路と、該電流パルス発生
   回路によって発生させられた電流パルスを該負荷に供給
   するためのスイッチ手段と、該電流パルス発生回路およ
   び該バックグラウンド電流発生回路によって該負荷に印
   加された電圧の検出手段と、パルス繰返し率を制御して
   該負荷に印加された実質的に一定の所定アーク電圧を維
   持するために該スイッチ手段を制御する手段とを含むパ
   ルスアーク溶接装置において、該検出手段が、個々の電
   流パルスの開始の直前の所定時間内に生ずる最低アーク
   電圧の測定手段を含むことを特徴とするパルスアーク溶
   接装置。 ２、前記最低アーク電圧の測定手段が、該アーク電圧を
   サンプル採取するために接続されたサンプルアンドホー
   ルド回路と、個々の電流パルスの開始の直前の時間内に
   該サンプルアンドホールド回路を作動させるための回路
   手段とを含んで成り、該サンプルアンドホールド手段は
   該時間内にサンプル採取された最低電圧を保持できる特
   許請求の範囲第１項記載のパルスアーク溶接装置。 ３、前記電流パルス発生回路が電流パルス周波数の設定
   と個々の電流パルスの時間の設定とを行なう手段を含み
   、前記サンプルアンドホールド回路を作動させるための
   前記回路手段が個々の電流パルスの直前の該時間内に該
   サンプルアンドホールド回路を活性化させる時限手段を
   含む特許請求の範囲第２項記載のパルスアーク溶接装置
   。 ４、前記サンプルアンドホールド回路が、前記時間内に
   サンプル採取された最低電圧を保持するための負ピーク
   整流装置として作動する最低電圧発見回路を含む特許請
   求の範囲第２項記載のパルスアーク溶接装置。 ５、前記アーク電圧検出手段が、平均アーク電圧信号を
   発生する平均化手段、および該平均アーク電圧信号を前
   記最低アーク電圧の表示信号と組合せて使って前記パル
   ス繰返し速度を制御するための手段にも接続されている
   特許請求の範囲第１項記載のパルスアーク溶接装置。