JPS6356831U - - Google Patents
Info
- Publication number
- JPS6356831U JPS6356831U JP15204386U JP15204386U JPS6356831U JP S6356831 U JPS6356831 U JP S6356831U JP 15204386 U JP15204386 U JP 15204386U JP 15204386 U JP15204386 U JP 15204386U JP S6356831 U JPS6356831 U JP S6356831U
- Authority
- JP
- Japan
- Prior art keywords
- mos elements
- gates
- applying
- voltage
- common
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000008054 signal transmission Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 1
Landscapes
- Electronic Switches (AREA)
Description
第１図は本考案の一例の構成図、第２図は他の
例の構成図、第３図は従来の技術の説明のための
図である。 １は入力端子、２，３はＭＯＳ素子、８はスイ
ツチ、９はバイアス電圧源である。
例の構成図、第３図は従来の技術の説明のための
図である。 １は入力端子、２，３はＭＯＳ素子、８はスイ
ツチ、９はバイアス電圧源である。
Claims (1)
- 【実用新案登録請求の範囲】 ２つのＭＯＳ素子のゲートを共通して接続し、 この接続点に所望期間に上記２つのＭＯＳ素子
を導通状態にする電圧を印加する手段を設けたこ
とを特徴とする信号伝送容量。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15204386U JPS6356831U (ja) | 1986-10-02 | 1986-10-02 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15204386U JPS6356831U (ja) | 1986-10-02 | 1986-10-02 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6356831U true JPS6356831U (ja) | 1988-04-15 |
Family
ID=31069661
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15204386U Pending JPS6356831U (ja) | 1986-10-02 | 1986-10-02 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6356831U (ja) |
-
1986
- 1986-10-02 JP JP15204386U patent/JPS6356831U/ja active Pending