JPS6356941A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6356941A JPS6356941A JP61200101A JP20010186A JPS6356941A JP S6356941 A JPS6356941 A JP S6356941A JP 61200101 A JP61200101 A JP 61200101A JP 20010186 A JP20010186 A JP 20010186A JP S6356941 A JPS6356941 A JP S6356941A
- Authority
- JP
- Japan
- Prior art keywords
- barrier metal
- bump
- etching
- stopper
- plating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔１既 要〕
バンプ形成後、その外側に位置するバリヤメタルをエツ
チングにより除去する段階で、す１゛ドエツチが起こっ
てハンプ下側のハリＡ・メタルがエツチングされること
を防止するために、バンプ形成前にまたはバンプ形成と
同時に、エツチングのストッパとなる物質をバリヤメタ
ルの所定部分に埋め込むように配置した。
チングにより除去する段階で、す１゛ドエツチが起こっ
てハンプ下側のハリＡ・メタルがエツチングされること
を防止するために、バンプ形成前にまたはバンプ形成と
同時に、エツチングのストッパとなる物質をバリヤメタ
ルの所定部分に埋め込むように配置した。
本発明は、半導体装置の！！！造方決方法するものであ
り、さらに詳しく述べるならば、半導体装置の端子電極
として使用されるバンプ（ｂｕｍｐ）の形成に特徴があ
る半導体装置の製造方法に関するものである。
り、さらに詳しく述べるならば、半導体装置の端子電極
として使用されるバンプ（ｂｕｍｐ）の形成に特徴があ
る半導体装置の製造方法に関するものである。
通常、半導体装置の端子電極はＡｕワイヤの端子電極に
より構成されるが、大きな突起状金属を半導体装置の電
極部に付着させ、該突起状金属にワイヤを接続する電極
構造も採用されている。この電極構造は半導体装置の高
さを低くできるなどの利点がある。突起状金属（ハンプ
と言われる）を形成する方法の従来技術を第２図の（ａ
ｌおよび（ｂｌにより説明する。
より構成されるが、大きな突起状金属を半導体装置の電
極部に付着させ、該突起状金属にワイヤを接続する電極
構造も採用されている。この電極構造は半導体装置の高
さを低くできるなどの利点がある。突起状金属（ハンプ
と言われる）を形成する方法の従来技術を第２図の（ａ
ｌおよび（ｂｌにより説明する。
第２図（ａｌおよび（ｂ）において、１は基板、２はＡ
Ｎ配線、３はＳｉＯ□などの絶縁膜、４はバリヤメタル
、５はレジスト、６はバンプである。第２図（ａｌは、
通常の工程でＡｅ配′ｆｒｆＡ２の一部を開孔する電極
窓を絶縁膜３に形成した後、バンプ６のめっき時に下地
のＡ１配線２を保護するバリヤメタル４を被着し、レジ
スト５゛によりバンプ６形成部を開孔した後めっきによ
りバンプ６を形成した状態を示す。第２図（ｂ）はバン
プ６のめっき後、バンプ６をマスクとして下地のバリヤ
メタル４をエツチングにより選択的に残し、表出部は除
去した状態を示す。従来法はこの様にバンプ形成後バリ
ヤメタルが除去されていた。すなわち、バンプ形成前に
バリヤメタルを除去することはできなかった。
Ｎ配線、３はＳｉＯ□などの絶縁膜、４はバリヤメタル
、５はレジスト、６はバンプである。第２図（ａｌは、
通常の工程でＡｅ配′ｆｒｆＡ２の一部を開孔する電極
窓を絶縁膜３に形成した後、バンプ６のめっき時に下地
のＡ１配線２を保護するバリヤメタル４を被着し、レジ
スト５゛によりバンプ６形成部を開孔した後めっきによ
りバンプ６を形成した状態を示す。第２図（ｂ）はバン
プ６のめっき後、バンプ６をマスクとして下地のバリヤ
メタル４をエツチングにより選択的に残し、表出部は除
去した状態を示す。従来法はこの様にバンプ形成後バリ
ヤメタルが除去されていた。すなわち、バンプ形成前に
バリヤメタルを除去することはできなかった。
第２図（ａｌ （ｂｌに示されるように、バンプ６形成
後バリヤメタル４がエツチングされると、バンプ６がき
のこ状の形をしており、またバンプの幅が１０−１００
μｍとかなり大きいために、バンプ６の張り出し部仔下
方ではメッキ液の到達と循環が悪くなり、またバンプ６
とバリヤメタル４とにより電池が構成されることは避け
られないため午、バンプ６の下のバリヤメタル４がエツ
チングされる。
後バリヤメタル４がエツチングされると、バンプ６がき
のこ状の形をしており、またバンプの幅が１０−１００
μｍとかなり大きいために、バンプ６の張り出し部仔下
方ではメッキ液の到達と循環が悪くなり、またバンプ６
とバリヤメタル４とにより電池が構成されることは避け
られないため午、バンプ６の下のバリヤメタル４がエツ
チングされる。
本発明者は上記問題点を解決するための方法として、バ
ンプの下のバリヤメタルをエツチングからマスクするス
トッパを設ける手段を具体的に検討した。
ンプの下のバリヤメタルをエツチングからマスクするス
トッパを設ける手段を具体的に検討した。
本発明者は、下記■〜＠を充足するようにバンプを形成
すると、ストッパ物質がバリヤメタルをエツチングから
保護し、問題点が解決されることを見出した。
すると、ストッパ物質がバリヤメタルをエツチングから
保護し、問題点が解決されることを見出した。
■ バリヤメタルの少なくとも一部を除去して溝を形成
する。
する。
◎ 前記溝形成位置をバンプ形成予定領域の外縁の少な
（ともほぼ全周とする。
（ともほぼ全周とする。
０ 前記溝にストッパとなる物質を埋込む。
■ 前記溝形成位置より外側でバリヤメタルを除去する
際に内側のバリヤメタルをエツチングから保護する。
際に内側のバリヤメタルをエツチングから保護する。
以下、これらの必要条件を説明する。
Ｏによりストッパとなる物質を配置する場所を形成する
ため、バンプ形成予定領域の境界を定め、その領域では
バリヤメタル本来の機能を果すとともに、その領域外で
は■によりバリヤメタルを除去できるようにするため、
バリヤメタルの少なくとも一部を除去して溝を形成する
（■）こととした。バリヤメタルはバンプ形成の際バン
プ材の下地への侵入を阻止できまた下地配線との密着性
がよいものであれば特に制限はなく、いかなる材質、層
構造のものでも使用することができる。現在は、Ｎｉ
１０００人（上層）／Ｃｕ２μｍ（中間層）／Ｔｉ１０
００人（下層）の三層構造が多用されている。バリヤメ
タルの除去幅（すなわち溝幅）は、ストッパ物質の耐エ
ツチング性、バンプの大きさ、などによって、定められ
る。バリヤメタルの除去幅はストッパ物質の幅を定め、
この幅が大なほどストッパ機能も高められるので、バリ
ヤメタルの錬去幅は大きければ大きいほど良い。しかし
バリヤメタルの除去幅が大きくなると、ストッパ物質を
めっきで形成する場合はめっき作業が困難になる。
ため、バンプ形成予定領域の境界を定め、その領域では
バリヤメタル本来の機能を果すとともに、その領域外で
は■によりバリヤメタルを除去できるようにするため、
バリヤメタルの少なくとも一部を除去して溝を形成する
（■）こととした。バリヤメタルはバンプ形成の際バン
プ材の下地への侵入を阻止できまた下地配線との密着性
がよいものであれば特に制限はなく、いかなる材質、層
構造のものでも使用することができる。現在は、Ｎｉ
１０００人（上層）／Ｃｕ２μｍ（中間層）／Ｔｉ１０
００人（下層）の三層構造が多用されている。バリヤメ
タルの除去幅（すなわち溝幅）は、ストッパ物質の耐エ
ツチング性、バンプの大きさ、などによって、定められ
る。バリヤメタルの除去幅はストッパ物質の幅を定め、
この幅が大なほどストッパ機能も高められるので、バリ
ヤメタルの錬去幅は大きければ大きいほど良い。しかし
バリヤメタルの除去幅が大きくなると、ストッパ物質を
めっきで形成する場合はめっき作業が困難になる。
上記Ｎｉ ／Ｃｕ ／Ｔｉバリャメクル、バンプのＡＮ
配線からの高さ一８０μｍ、バンプ径−２００μｍの場
合はバリヤメタルの除去幅は５μｍ程度が好ましい。
配線からの高さ一８０μｍ、バンプ径−２００μｍの場
合はバリヤメタルの除去幅は５μｍ程度が好ましい。
前記◎については、バンプ形成予定領域のほぼ全周また
は完全に全周でストッパ機能を実現しなければならない
ため、上述のように規定した。
は完全に全周でストッパ機能を実現しなければならない
ため、上述のように規定した。
前記Ｏについては、ストッパとなる物質が、バンプ形成
予定領域と、バリヤメタル除去領域との境界に、■のバ
リヤメタル除去時より前に、存在していることが必要で
あるので、上述のように規定した。ストッパとなる物質
はバリヤメタルに対してエツチングの選択性があるもの
であれば、如何なる物質でもよい。例えばＮｉのエッチ
ャントとしてＨＮＯ：ｌ系溶液、Ｃｕのエッチャントと
してｕｏｚ？８？＆、Ｔｉのエッチャントとして希フフ
酸系溶液を用いる場合、Ａ・」、ハンダはこれらの工ソ
チャントに対して不溶性である。
予定領域と、バリヤメタル除去領域との境界に、■のバ
リヤメタル除去時より前に、存在していることが必要で
あるので、上述のように規定した。ストッパとなる物質
はバリヤメタルに対してエツチングの選択性があるもの
であれば、如何なる物質でもよい。例えばＮｉのエッチ
ャントとしてＨＮＯ：ｌ系溶液、Ｃｕのエッチャントと
してｕｏｚ？８？＆、Ｔｉのエッチャントとして希フフ
酸系溶液を用いる場合、Ａ・」、ハンダはこれらの工ソ
チャントに対して不溶性である。
前記■については、バリヤメタル除去は通常の工程であ
るが、ストッパ物質の効果を発現させるための必須の工
程でもあり、また、開花位置より外側でエツチングを行
なうとストッパ物質がエツチングが内側に進行するのを
防止するから、上述のように規定した。
るが、ストッパ物質の効果を発現させるための必須の工
程でもあり、また、開花位置より外側でエツチングを行
なうとストッパ物質がエツチングが内側に進行するのを
防止するから、上述のように規定した。
以下、本発明の詳細な説明する。
第１図ｔａ＋、 （ｂｌ、第３図および第４図は本発明
の基本的バンプ形成方法を図解している。なお図中の符
号１，２，３，４．５は第２図のものと同−層等を示し
ている。第１図（ａｌ、 （ｂｌに示されているように
、レジスト５によって溝状のバリヤメタル除去部■を形
成する。バリヤメタル除去部■の内側の領域はバンプ形
成予定領域■である。よってバリヤメタル除去部■はバ
ンプ形成予定領域すの全周を取り囲むように形成されて
いる。またバンプ形成予定領域■のバリヤメタル４ｂは
バリヤメタル除去部■より外側のバリヤメタル４ａとは
非導通状態になっている。
の基本的バンプ形成方法を図解している。なお図中の符
号１，２，３，４．５は第２図のものと同−層等を示し
ている。第１図（ａｌ、 （ｂｌに示されているように
、レジスト５によって溝状のバリヤメタル除去部■を形
成する。バリヤメタル除去部■の内側の領域はバンプ形
成予定領域■である。よってバリヤメタル除去部■はバ
ンプ形成予定領域すの全周を取り囲むように形成されて
いる。またバンプ形成予定領域■のバリヤメタル４ｂは
バリヤメタル除去部■より外側のバリヤメタル４ａとは
非導通状態になっている。
第１ （ａｌ、 ｔｂ１図に示されるようにバリヤメタ
ル４を除去した後に、バリヤメタル４ａを陰極とする電
気めっきを行なって、ストッパとなる物質として、例え
ば金１０、をバリヤメタル除去部０に埋め込む。この電
気めっきの初期には、バリヤメタル４ａから金１０のデ
ポジットが開始し、その後金１０は上方向および横方向
に成長し、そしてバリヤメタル４ｂに達する。この時点
で、バリヤメタル４ｂも４ａと導通され、そしてバリヤ
メタル除去部■の断面全体でめっきが進行する。続いて
、レジスト１１によりバンプ形成領域以外をマスクし、
そしてめっきによりバンプ６を形成すると、バンプ６は
金１０とバリヤメタル４ｂ上から成長し、図示のような
きのこ状形状となる。Ｒ１’Ｊｃにレジスト１１を除去
し、エツチングによりバリヤメタル４ａを除去する。こ
のエツチング中に、第５図に図示されるように、バンプ
６が多少サイドエツチングされても、金１０が表出され
た時点より金１０がエツチングのスト、７バとなる。
ル４を除去した後に、バリヤメタル４ａを陰極とする電
気めっきを行なって、ストッパとなる物質として、例え
ば金１０、をバリヤメタル除去部０に埋め込む。この電
気めっきの初期には、バリヤメタル４ａから金１０のデ
ポジットが開始し、その後金１０は上方向および横方向
に成長し、そしてバリヤメタル４ｂに達する。この時点
で、バリヤメタル４ｂも４ａと導通され、そしてバリヤ
メタル除去部■の断面全体でめっきが進行する。続いて
、レジスト１１によりバンプ形成領域以外をマスクし、
そしてめっきによりバンプ６を形成すると、バンプ６は
金１０とバリヤメタル４ｂ上から成長し、図示のような
きのこ状形状となる。Ｒ１’Ｊｃにレジスト１１を除去
し、エツチングによりバリヤメタル４ａを除去する。こ
のエツチング中に、第５図に図示されるように、バンプ
６が多少サイドエツチングされても、金１０が表出され
た時点より金１０がエツチングのスト、７バとなる。
第６図（ａｌ、 （ｂ）、第７図および第８図は、バリ
ヤメタルの一部の層をエツチングの際に残して置きそし
てストッパめっきの際の電気的パスとして使用する実施
例である。図中４′はＴｉ層、４″はＰｄまたはＮｉ／
Ｃｕ層を示し、４′と４１によりバリヤメタル４が構成
されている。レジスト５によりバリヤメタル除去部■を
形成する際に、ＰｄまたはＮ ｉ ／ Ｃｕ層４″のみ
を除去しＴｉ層４′を残す。このように一部の層のバリ
ヤメタルを残ずとバリヤメタル４の工・ノチングが簡単
になる。また、電気めっきの代りに無電解めっきも可能
になる。続いて、Ａｕまたはハンダを用いてめっきによ
りストッパ１０を形成しく第７図）、次にレジスト１１
によりマスクされない場所でバンプ６はめっきで形成す
る。最後に、レジスト１１を剥離し、そして表出された
バリヤメタル４をエツチングにより除去する。なお、第
７図に示されるめっき工程を省略し、第８図に示される
レジスト１１をマスクするバンプ６のめっきを行なって
も、Ｔｉ層４′により電気的パスが形成されているため
、バリヤメタル除去部■にバンプの金属が埋め込まれそ
してストッパとしての機能を備える。
ヤメタルの一部の層をエツチングの際に残して置きそし
てストッパめっきの際の電気的パスとして使用する実施
例である。図中４′はＴｉ層、４″はＰｄまたはＮｉ／
Ｃｕ層を示し、４′と４１によりバリヤメタル４が構成
されている。レジスト５によりバリヤメタル除去部■を
形成する際に、ＰｄまたはＮ ｉ ／ Ｃｕ層４″のみ
を除去しＴｉ層４′を残す。このように一部の層のバリ
ヤメタルを残ずとバリヤメタル４の工・ノチングが簡単
になる。また、電気めっきの代りに無電解めっきも可能
になる。続いて、Ａｕまたはハンダを用いてめっきによ
りストッパ１０を形成しく第７図）、次にレジスト１１
によりマスクされない場所でバンプ６はめっきで形成す
る。最後に、レジスト１１を剥離し、そして表出された
バリヤメタル４をエツチングにより除去する。なお、第
７図に示されるめっき工程を省略し、第８図に示される
レジスト１１をマスクするバンプ６のめっきを行なって
も、Ｔｉ層４′により電気的パスが形成されているため
、バリヤメタル除去部■にバンプの金属が埋め込まれそ
してストッパとしての機能を備える。
第９図（ａｌ、 （ｂ）、第１０図および第１１図はバ
ンプめっきを２回行なう実施例である。第９図（ａ）。
ンプめっきを２回行なう実施例である。第９図（ａ）。
（ｂ）に示す如く、バリヤメタル除去部■を形成後レジ
スト５を剥離し、次に第１０図に示す如く、バンプ材１
２のめっきを行なう。レジスト１３によりバンプ材１２
をバンプ形成予定領域にのみ残す。
スト５を剥離し、次に第１０図に示す如く、バンプ材１
２のめっきを行なう。レジスト１３によりバンプ材１２
をバンプ形成予定領域にのみ残す。
なお、バンプ材１２の代りにＡｕなどストッパとしての
機能を有する材料をバンプ形成予定領域に残してもよい
。バンプ材１２の厚さは極く薄く、後工程のバンプめっ
き際の電気的パスとなる程度のものであってよい。続い
て、第１１図に示すように、レジスト１３を剥に１シ、
バンプ形成予定領域外のバリヤメタル４ｂをマスクする
レジスト（図示せず）を形成し、このレジストをマスク
としてバンプ６のめっきを行なう。この場合、バンプ材
１２による電気的パスが形成されており、バンプ材１２
の面積全体が陰極となるから、電気量が多くなりそして
バンプ６が厚くなる。
機能を有する材料をバンプ形成予定領域に残してもよい
。バンプ材１２の厚さは極く薄く、後工程のバンプめっ
き際の電気的パスとなる程度のものであってよい。続い
て、第１１図に示すように、レジスト１３を剥に１シ、
バンプ形成予定領域外のバリヤメタル４ｂをマスクする
レジスト（図示せず）を形成し、このレジストをマスク
としてバンプ６のめっきを行なう。この場合、バンプ材
１２による電気的パスが形成されており、バンプ材１２
の面積全体が陰極となるから、電気量が多くなりそして
バンプ６が厚くなる。
第１２図（ａ）、 （ｂ）、第１３図および第１４図は
バリヤメタル除去部■をバンプ形成予定領域のほぼ全周
に形成する実施例である。第１２図（ｂｌに示されるよ
うに、０部を除外してバリヤメタル４をし。
バリヤメタル除去部■をバンプ形成予定領域のほぼ全周
に形成する実施例である。第１２図（ｂｌに示されるよ
うに、０部を除外してバリヤメタル４をし。
レジスト５をマスクとしてエツチングにより除去する。
このようにバリヤメタル４の一部を残すことによりバリ
ヤメタル４のエツチングが容易になる。以下の工程は第
３図、第４図、第７図、第９図、第１Ｏ図に示されるも
のを行なう。
ヤメタル４のエツチングが容易になる。以下の工程は第
３図、第４図、第７図、第９図、第１Ｏ図に示されるも
のを行なう。
第１３図および第１４図は１回のめっき工程で形成され
るバンプそのものの一部をストッパとして使用する実施
例である。第１図（ａｌ、 （ｂｌ、第６図（ａ）、
Ｆｂｌまたは第１２図（ａ）、 （ｂｌのようにバリヤ
メタル４を除去した後に、レジスト１１をバリヤメタル
除去部■より僅かに外側からバンプ形成予定領域を表出
するようにパターンニングし、そしてバンプ６をめっき
により形成すると、バリヤメタル４ａの外縁はバンプの
脚部「で囲まれ、第１４図で行なわれるバリヤメタル４
ａのエツチングの際にバンプの脚部「が多少は溶解され
ることはあっても溶解がバリヤメタル４ｂに及ぶのを防
止する。
るバンプそのものの一部をストッパとして使用する実施
例である。第１図（ａｌ、 （ｂｌ、第６図（ａ）、
Ｆｂｌまたは第１２図（ａ）、 （ｂｌのようにバリヤ
メタル４を除去した後に、レジスト１１をバリヤメタル
除去部■より僅かに外側からバンプ形成予定領域を表出
するようにパターンニングし、そしてバンプ６をめっき
により形成すると、バリヤメタル４ａの外縁はバンプの
脚部「で囲まれ、第１４図で行なわれるバリヤメタル４
ａのエツチングの際にバンプの脚部「が多少は溶解され
ることはあっても溶解がバリヤメタル４ｂに及ぶのを防
止する。
本発明によれば、バンプ下側のバリヤメタルのサイドエ
ッチが防止されるため、バンプとＡｅ配線との電気的接
続が良好になり、そして半導体装置の信頼性が高められ
る。
ッチが防止されるため、バンプとＡｅ配線との電気的接
続が良好になり、そして半導体装置の信頼性が高められ
る。
第１図（ａ）、 （ｂ）は、バリヤメタルに形成する溝
を示した図、 第２図（ａｌ、 （ｂｌは従来のバンプ形成法の説明図
、第３図、第４図は本発明の一実施例によりストッパ物
質を埋め込む工程の説明図、 第５図は形成されたバンプを示す図面、第６図（ａｌ、
（ｈｌ、第７図ｉよび第８図は、本発明の一実施例に
よりバリヤメタルの一部を除去して溝を形成する方法の
説明図、 第９図（ａ）、 （ｂｌ、第１０図および第１１図は、
本発明の一実施例によりめっきを２回行う方法の説明図
、 第１２図（ａｌ、 （ｂｌはバリヤメタル除去部の溝を
バンプ形成予定領域のほぼ全長に形成する本発明の一実
施例の説明図、 第１３図および第１４図はバンプ自体をストッパ物質と
する本発明の一実施例の説明図である。 １・・・基板、 ２・・・Ａ７！配線、３・
・・絶縁膜、 ４・・・バリヤメタル、４ａ・・
・バンプ形成領域外のバリヤメタル、４ｂ・・・バンプ
形成領域内のバリヤメタル、５・・・レジスト、
６・・・バンプ、１０・・・ストッパ、１１・・・レ
ジスト、１２・・・バンプ材。 第８目 第９図（Ｑ） 第９図（ｂ） 第１０図 第１１図
を示した図、 第２図（ａｌ、 （ｂｌは従来のバンプ形成法の説明図
、第３図、第４図は本発明の一実施例によりストッパ物
質を埋め込む工程の説明図、 第５図は形成されたバンプを示す図面、第６図（ａｌ、
（ｈｌ、第７図ｉよび第８図は、本発明の一実施例に
よりバリヤメタルの一部を除去して溝を形成する方法の
説明図、 第９図（ａ）、 （ｂｌ、第１０図および第１１図は、
本発明の一実施例によりめっきを２回行う方法の説明図
、 第１２図（ａｌ、 （ｂｌはバリヤメタル除去部の溝を
バンプ形成予定領域のほぼ全長に形成する本発明の一実
施例の説明図、 第１３図および第１４図はバンプ自体をストッパ物質と
する本発明の一実施例の説明図である。 １・・・基板、 ２・・・Ａ７！配線、３・
・・絶縁膜、 ４・・・バリヤメタル、４ａ・・
・バンプ形成領域外のバリヤメタル、４ｂ・・・バンプ
形成領域内のバリヤメタル、５・・・レジスト、
６・・・バンプ、１０・・・ストッパ、１１・・・レ
ジスト、１２・・・バンプ材。 第８目 第９図（Ｑ） 第９図（ｂ） 第１０図 第１１図
Claims (1)
- 【特許請求の範囲】 １、バリヤメタル上にバンプを形成する工程を含む半導
体装置の製造方法において、 バンプ形成予定領域の外縁の少なくともほぼ全周でバリ
ヤメタルの少なくとも一部を除去した溝を形成し、前記
溝にストッパ物質を埋め込み、そして前記バンプ形成予
定領域より外側のバリヤメタルをエッチングにより除去
する際に、前記ストッパ物質によって内側のバリヤメタ
ルをエッチングから保護することを特徴とする半導体装
置の製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61200101A JPS6356941A (ja) | 1986-08-28 | 1986-08-28 | 半導体装置の製造方法 |
| US07/086,805 US4742023A (en) | 1986-08-28 | 1987-08-19 | Method for producing a semiconductor device |
| EP87307459A EP0261799B1 (en) | 1986-08-28 | 1987-08-24 | Method for producing a terminal electrode of a semi-conductor device |
| DE8787307459T DE3777047D1 (de) | 1986-08-28 | 1987-08-24 | Verfahren zur herstellung einer anschlusselektrode einer halbleiteranordnung. |
| KR1019870009416A KR900006511B1 (ko) | 1986-08-28 | 1987-08-27 | 반도체장치를 제조하는 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61200101A JPS6356941A (ja) | 1986-08-28 | 1986-08-28 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6356941A true JPS6356941A (ja) | 1988-03-11 |
Family
ID=16418859
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61200101A Pending JPS6356941A (ja) | 1986-08-28 | 1986-08-28 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6356941A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5952746A (ja) * | 1982-09-20 | 1984-03-27 | Horiba Ltd | 塩化物イオン選択性電極用応答膜 |
| JPS6436054A (en) * | 1987-07-31 | 1989-02-07 | Oki Electric Ind Co Ltd | Semiconductor device |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51151069A (en) * | 1975-06-20 | 1976-12-25 | Matsushita Electric Ind Co Ltd | Electrode forming method of a semiconductor element |
| JPS5674945A (en) * | 1979-11-22 | 1981-06-20 | Toshiba Corp | Electrode forming method of semiconductor element |
-
1986
- 1986-08-28 JP JP61200101A patent/JPS6356941A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51151069A (en) * | 1975-06-20 | 1976-12-25 | Matsushita Electric Ind Co Ltd | Electrode forming method of a semiconductor element |
| JPS5674945A (en) * | 1979-11-22 | 1981-06-20 | Toshiba Corp | Electrode forming method of semiconductor element |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5952746A (ja) * | 1982-09-20 | 1984-03-27 | Horiba Ltd | 塩化物イオン選択性電極用応答膜 |
| JPS6436054A (en) * | 1987-07-31 | 1989-02-07 | Oki Electric Ind Co Ltd | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6664129B2 (en) | Integrated circuits and methods for their fabrication | |
| US5130275A (en) | Post fabrication processing of semiconductor chips | |
| EP0382080A2 (en) | Bump structure for reflow bonding of IC devices | |
| JP2002190550A (ja) | 半導体装置の製造方法 | |
| JPH0378230A (ja) | 集積回路装置用バンプ電極の製造方法 | |
| JP2772606B2 (ja) | 集積半導体デバイス上にバンプ構造を形成する方法 | |
| JPS6356941A (ja) | 半導体装置の製造方法 | |
| JP3274381B2 (ja) | 半導体装置の突起電極形成方法 | |
| JP3176973B2 (ja) | 半導体装置の製造方法 | |
| EP1925028B1 (en) | Protective barrier layer for semiconductor device electrodes | |
| JPH04217323A (ja) | 半導体装置用バンプ電極の製造方法 | |
| JPH0373535A (ja) | 半導体装置およびその製造方法 | |
| JP3308882B2 (ja) | 半導体装置の電極構造の製造方法 | |
| JPH0244145B2 (ja) | ||
| JPH065609A (ja) | バンプ形成方法 | |
| JPH1174298A (ja) | はんだバンプの形成方法 | |
| JP2000294585A (ja) | バンプ構造及びその形成方法 | |
| JPS61141157A (ja) | 半導体素子の製造方法 | |
| JP3076302B2 (ja) | 半導体装置 | |
| JPS62281356A (ja) | 半導体装置の製造方法 | |
| WO1997015070A2 (en) | Fabrication method and contact bump structure for high-density surface-mount connections of solid-state device chips | |
| JPH03132036A (ja) | 半導体装置の製造方法 | |
| JPS6343336A (ja) | 半導体装置の製造方法 | |
| JPH07249627A (ja) | 半導体集積回路装置の製造方法および半導体集積回路装置 | |
| JPH06104262A (ja) | 半導体装置における突起電極形成方法 |