JPS6343336A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6343336A JPS6343336A JP61187283A JP18728386A JPS6343336A JP S6343336 A JPS6343336 A JP S6343336A JP 61187283 A JP61187283 A JP 61187283A JP 18728386 A JP18728386 A JP 18728386A JP S6343336 A JPS6343336 A JP S6343336A
- Authority
- JP
- Japan
- Prior art keywords
- base electrode
- electrode
- layer
- aluminum layer
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(イ)産業上の利用分野
本発明は半導体装置の製造方法、特に半導体素子にフェ
ースダウンボンディングするために用いる突起電極を形
成する半導体装置の製造方法に関する。
ースダウンボンディングするために用いる突起電極を形
成する半導体装置の製造方法に関する。
(ロ)従来の技街
従来半導体素子の電極の取り出し方法として、ボンディ
ングワイヤを用いる方法と突起電極を用いてフェースダ
ウンボンディングする方法とがある。後者は突起電極を
一度に固着電極に半田付けできるので組立工程を大巾に
簡素化できる利点を有する。
ングワイヤを用いる方法と突起電極を用いてフェースダ
ウンボンディングする方法とがある。後者は突起電極を
一度に固着電極に半田付けできるので組立工程を大巾に
簡素化できる利点を有する。
斯る従来のフェースダウンボンディング方法に用いる突
起電極の形成方法は特開昭58−15253号公報(H
OIL 21/92)等で知られている。以下に従来
の突起電極の形成方法を第2図A乃至第2図Fを参照し
て説明する。
起電極の形成方法は特開昭58−15253号公報(H
OIL 21/92)等で知られている。以下に従来
の突起電極の形成方法を第2図A乃至第2図Fを参照し
て説明する。
まず第2図Aに示すように、シリコン半導体基板(21
)上に被着した酸化シリコン膜(22)上にアルミニウ
ムのスパッタにより付着された第1下地電極(23)を
形成する。この第1下地電極(23)は半導体基板(2
1)内に形成された半導体素子と接続され、チップの周
辺まで延在されている。この第1下地電極(23)の上
部にはリンガラスJii(PSG層)などから成る表面
保護膜(24)を被着し、突起電極を形成4“るための
開孔部(25)を形成1″ピ)。
)上に被着した酸化シリコン膜(22)上にアルミニウ
ムのスパッタにより付着された第1下地電極(23)を
形成する。この第1下地電極(23)は半導体基板(2
1)内に形成された半導体素子と接続され、チップの周
辺まで延在されている。この第1下地電極(23)の上
部にはリンガラスJii(PSG層)などから成る表面
保護膜(24)を被着し、突起電極を形成4“るための
開孔部(25)を形成1″ピ)。
次に第2図Bに示すように、半導体基板(21)全面に
アルミニウム層(26)をスパッタにより被着する。ア
ルミニウムJi(26)は膜厚を2〜3μmと厚く形成
し、後の突起電極のメッキの際にメッキ用電極として十
分な電流容量を確保する。更にこのアルミニウム層(2
6)上を突起電極を形成する第1下地′r!t、極(2
3)上を露出してホトレジスト層〈27〉で被覆し、全
面にCr−Cu層等から成る第2下地電極<28)を蒸
着する。その後ホトレジスト層(27)を除去すること
により第1下地電極(23)上の第2下地電極(28)
のみ残り、他の第2下地電極(28)はりフトオフされ
る。第2下地電極(28)は突起電極の半田をメッキで
き且つ第1下地電極(23)であるアルミニウムとのな
じみの良い金属を用いると良い。
アルミニウム層(26)をスパッタにより被着する。ア
ルミニウムJi(26)は膜厚を2〜3μmと厚く形成
し、後の突起電極のメッキの際にメッキ用電極として十
分な電流容量を確保する。更にこのアルミニウム層(2
6)上を突起電極を形成する第1下地′r!t、極(2
3)上を露出してホトレジスト層〈27〉で被覆し、全
面にCr−Cu層等から成る第2下地電極<28)を蒸
着する。その後ホトレジスト層(27)を除去すること
により第1下地電極(23)上の第2下地電極(28)
のみ残り、他の第2下地電極(28)はりフトオフされ
る。第2下地電極(28)は突起電極の半田をメッキで
き且つ第1下地電極(23)であるアルミニウムとのな
じみの良い金属を用いると良い。
次に第2図Cに示すように、半田メッキ用のホトレジス
ト層(29)で第2下地電極(28)を露出して他の部
分を被覆する。
ト層(29)で第2下地電極(28)を露出して他の部
分を被覆する。
次に第2図りに示すように、第2下地電極(28)上に
10μmの銅メッキをした後、半田メッキを行い数10
μmの厚さに半田メッキ層(30)を選択的に形成する
。この工程では前述したアルミニウムff<26)をメ
ッキ電極として用い、第2下地電極(28)をすべて電
解メッキの一方の電極として働かせている。このために
アルミニウム層(26)は電解メッキの電流が流れるの
で十分な厚みが必要となる。
10μmの銅メッキをした後、半田メッキを行い数10
μmの厚さに半田メッキ層(30)を選択的に形成する
。この工程では前述したアルミニウムff<26)をメ
ッキ電極として用い、第2下地電極(28)をすべて電
解メッキの一方の電極として働かせている。このために
アルミニウム層(26)は電解メッキの電流が流れるの
で十分な厚みが必要となる。
次に第2図Eに示すように、ホトレジスト層(29)を
除去し、更に半田メッキ、!<30)をマスクとしてア
ルミニウム!(26)を除去する。アルミニウム層(2
6)は力性ソーダNaOH溶液で除去し、半田メッキ層
(30)下以外のアルミニウム層で26)は完全に除去
され、第2下地電極(28)上に電気的に分離されり半
田メッキJl(30)が形成される。
除去し、更に半田メッキ、!<30)をマスクとしてア
ルミニウム!(26)を除去する。アルミニウム層(2
6)は力性ソーダNaOH溶液で除去し、半田メッキ層
(30)下以外のアルミニウム層で26)は完全に除去
され、第2下地電極(28)上に電気的に分離されり半
田メッキJl(30)が形成される。
更に第2図Fに示すように、半導体基板(21)全体を
加熱して半田メッキ!(30)を溶融して球状の突起電
極(31)を形成する。本工程ではフラックスを全面に
付着した後に半田メッキ洛(30)を溶融しているので
、きれいな突起電極(31)を形成できる。
加熱して半田メッキ!(30)を溶融して球状の突起電
極(31)を形成する。本工程ではフラックスを全面に
付着した後に半田メッキ洛(30)を溶融しているので
、きれいな突起電極(31)を形成できる。
〈ハ)発明が解決しようとする問題点
しかしながら斯上した従来の半導体装置の製造方法では
、アルミニウム層(26)を電解メッキの電極として用
いるために厚く付着するので、アルミニウムJ’tW(
26)の除去の際に第2図Eに示すように、第2下地電
極(28〉下のアルミニウム層(26)もサイドエッチ
されて除去され、第2下地電極り28)がオーバーハン
グ状となる問題点があった。また第1下地電極(23)
までオーバーエッチされると突起電極が内部配線と電気
的にオーブン状態となる問題点もあった。更に力性ソー
ダのNa+イオンやフラックス等の不純物が第2下地電
極(28)のオーバーエッチされた部分より侵入して半
導体素子の特性に悪影芒を及ぼす問題点もあった。
、アルミニウム層(26)を電解メッキの電極として用
いるために厚く付着するので、アルミニウムJ’tW(
26)の除去の際に第2図Eに示すように、第2下地電
極(28〉下のアルミニウム層(26)もサイドエッチ
されて除去され、第2下地電極り28)がオーバーハン
グ状となる問題点があった。また第1下地電極(23)
までオーバーエッチされると突起電極が内部配線と電気
的にオーブン状態となる問題点もあった。更に力性ソー
ダのNa+イオンやフラックス等の不純物が第2下地電
極(28)のオーバーエッチされた部分より侵入して半
導体素子の特性に悪影芒を及ぼす問題点もあった。
(ニ)問題点を解決するための手段
本発明は斯上した種々の問題点に鑑みてなされ、アルミ
ニウム層を薄く被着し、第2下地電極と共同してメッキ
電極を形成することにより、従来の種々の問題点を解決
した半導体装置の製造方法を提供するものである。
ニウム層を薄く被着し、第2下地電極と共同してメッキ
電極を形成することにより、従来の種々の問題点を解決
した半導体装置の製造方法を提供するものである。
<*)作用
本発明に依れば、アルミニウム層を薄く形成するので、
アルミニウム層をエツチング除去する際に第2下地電極
下のアルミニウム層のサイドエッチを最少限に止められ
る。またアルミニウム層と第2下地電極とを共同してメ
ッキ電極として用いるので、メッキ電極の電流容量も十
分に確保できる。
アルミニウム層をエツチング除去する際に第2下地電極
下のアルミニウム層のサイドエッチを最少限に止められ
る。またアルミニウム層と第2下地電極とを共同してメ
ッキ電極として用いるので、メッキ電極の電流容量も十
分に確保できる。
(へ)実施例
本発明の一実施例を第1図A乃至第1図Fを参照して詳
述する。
述する。
本発明の第1の工程は第1図Aに示すように、半導体基
板(1)上に突起電極が形成される第1下地電極(2)
を除いて表面保護膜(3)で被覆することにある。
板(1)上に突起電極が形成される第1下地電極(2)
を除いて表面保護膜(3)で被覆することにある。
本工程では、シリコン基板(1)上に被着した酸化シリ
コン膜り4)上にアルミニウムのスパッタにより付着き
れた第1下地電極(2)を形成する。この第1下地電極
(2〉は半導体基板(1)内に形成された半導体素子と
後続され、チップの周辺まで延在されている。この第1
下地電極(2)の上部にはリンガラス層(PSG層)な
どから成る表面保護膜(3)を被着し、突起電極を形成
するための開孔部(5)を形成する。
コン膜り4)上にアルミニウムのスパッタにより付着き
れた第1下地電極(2)を形成する。この第1下地電極
(2〉は半導体基板(1)内に形成された半導体素子と
後続され、チップの周辺まで延在されている。この第1
下地電極(2)の上部にはリンガラス層(PSG層)な
どから成る表面保護膜(3)を被着し、突起電極を形成
するための開孔部(5)を形成する。
本発明の第2の工程は第1図Bに示すように、半導体基
板(1)全面にアルミニウム層(6)を薄く蒸着するこ
とにある。
板(1)全面にアルミニウム層(6)を薄く蒸着するこ
とにある。
本工程では、アルミニウム層(6)をスパッタにより被
着し、膜厚を5000Å以下に薄く形成する点に特徴を
有する。
着し、膜厚を5000Å以下に薄く形成する点に特徴を
有する。
本発明の第3の工程は同様に第1図Bに示すように、ア
ルミニウム層(6)上の突起電極が形成きれる第1の部
分く7)および第1の部分く7)と離間した半導体基板
(1)上の大部分よりなる第2の部分(8)上に第2下
地電極(9)を形成することにある。
ルミニウム層(6)上の突起電極が形成きれる第1の部
分く7)および第1の部分く7)と離間した半導体基板
(1)上の大部分よりなる第2の部分(8)上に第2下
地電極(9)を形成することにある。
本工程では、アルミニウム層(6)上にリフトオフに用
いるホトレジスト層(10)を付着する。ホトレジスト
層(10)は第2下地電極(9)を設けない部分、即ち
突起1極が形成される第1下地電極(2)上の第1の部
分(7)と第1の部分(7)と離間し半導体基板(1)
上の大部分を占める第2の部分(8)間に設けられる。
いるホトレジスト層(10)を付着する。ホトレジスト
層(10)は第2下地電極(9)を設けない部分、即ち
突起1極が形成される第1下地電極(2)上の第1の部
分(7)と第1の部分(7)と離間し半導体基板(1)
上の大部分を占める第2の部分(8)間に設けられる。
第2下地電極(9)はホトレジスト層(10)上から半
導体基板(1)全面にCr−Cu層等を蒸着して形成さ
れる。その後ホトレジスト層(10)を除去することに
より第1下地電極(2)上の第1の部分(7)上および
前述した第2の部分(8)上に第2下地電極(9〉を残
し、第1の部分(7〉と第2の部分(8)間の第2下地
を極(9ンのみリフトオ)される。
導体基板(1)全面にCr−Cu層等を蒸着して形成さ
れる。その後ホトレジスト層(10)を除去することに
より第1下地電極(2)上の第1の部分(7)上および
前述した第2の部分(8)上に第2下地電極(9〉を残
し、第1の部分(7〉と第2の部分(8)間の第2下地
を極(9ンのみリフトオ)される。
本発明の第4の工程は第1図Cに示すように、第2下地
電極り9)の第1の部分(7)を露出して半導体基板(
1)全面をホトレジスト層(11)で被覆することにあ
る。
電極り9)の第1の部分(7)を露出して半導体基板(
1)全面をホトレジスト層(11)で被覆することにあ
る。
本工程では半田メッキをする第2下地電極(9)の第1
の部分く7)のみを露出しておく。
の部分く7)のみを露出しておく。
本発明の第5の工程は第1図りに示すように、第1の部
分(7)の第2下地電極(9)上に約10μmの銅メッ
キ層を形成した後、半田メッキ層<12)を電気メッキ
して突起電極を形成することにある。
分(7)の第2下地電極(9)上に約10μmの銅メッ
キ層を形成した後、半田メッキ層<12)を電気メッキ
して突起電極を形成することにある。
本工程では第2下地電極(9)の第1の部分(7)上に
約10μmの銅メッキ層を形成した後、数10μmの厚
さに半田メッキ層(12)を選択的に電解メッキする。
約10μmの銅メッキ層を形成した後、数10μmの厚
さに半田メッキ層(12)を選択的に電解メッキする。
この電解メッキでは薄いアルミニウム層(6)と第2下
地電極(9)の第2の部分(8)とを共同してメッキ電
極として用い、電解メッキに必要な電流容量を確保して
いる。
地電極(9)の第2の部分(8)とを共同してメッキ電
極として用い、電解メッキに必要な電流容量を確保して
いる。
本発明の第6の工程は第1図Eに示すように、第2下地
電極(9)をマスクとして露出したアルミニウム層(6
)を除去することにある。
電極(9)をマスクとして露出したアルミニウム層(6
)を除去することにある。
本工程では先ずホトレジスト層(11)を除去した後、
第2下地電極(9)をマスクとして露出したアルミニウ
ム層(6)を除去する。アルミニウム層(6)は力性ソ
ーダNaOH溶液等で除去し、第2下地電極(9)下の
みにアルミニウム層を残す。従って第2下地電極(9)
は本工程で第1の部分(7)と第2の部分(8)とが電
気的に分離される。
第2下地電極(9)をマスクとして露出したアルミニウ
ム層(6)を除去する。アルミニウム層(6)は力性ソ
ーダNaOH溶液等で除去し、第2下地電極(9)下の
みにアルミニウム層を残す。従って第2下地電極(9)
は本工程で第1の部分(7)と第2の部分(8)とが電
気的に分離される。
なお本工程での特徴は、アルミニウム層(6)が薄いの
でアルミニウム層(6)のサイドエッチは最少限にとど
められ、半田メッキ層(12)下の第2下地電極(9)
はオーバーハング状とならない点にある。また第2下地
工極(9)の第2の部分(8)とその下のアルミニウム
層(6)はそのまま残るが、半導体素子の′FjL極と
は表面保護膜(3)で絶縁きれているので電気的に絶縁
されている。
でアルミニウム層(6)のサイドエッチは最少限にとど
められ、半田メッキ層(12)下の第2下地電極(9)
はオーバーハング状とならない点にある。また第2下地
工極(9)の第2の部分(8)とその下のアルミニウム
層(6)はそのまま残るが、半導体素子の′FjL極と
は表面保護膜(3)で絶縁きれているので電気的に絶縁
されている。
本発明の第7の工程は第1図Fに示すように、半導体基
板(1)全体を加熱して半田メッキa(12)を溶融し
て球状の突起電極(13)を形成している。
板(1)全体を加熱して半田メッキa(12)を溶融し
て球状の突起電極(13)を形成している。
本工程ではブランクスを全面に付着した後、半田メッキ
Ji(12)を溶融しているのできれいな突起電極(1
3)を形成できる。
Ji(12)を溶融しているのできれいな突起電極(1
3)を形成できる。
(ト)発明の効果
本発明に依れば、アルミニウム層(6)を従来より薄く
付着しているので、アルミニウム!(6)を短時間にエ
ツチング除去でき、アルミニウム層(6)のオーバーエ
ッチによる突起電極(13)下の第2下地電極(9)が
オーバーハング状にならず、良好な突起電極(13)を
形成できる利点を有する。
付着しているので、アルミニウム!(6)を短時間にエ
ツチング除去でき、アルミニウム層(6)のオーバーエ
ッチによる突起電極(13)下の第2下地電極(9)が
オーバーハング状にならず、良好な突起電極(13)を
形成できる利点を有する。
また本発明に依れば、アルミニウム層(6)と第2下地
電極(9)とで共同して電解メッキの一方のメッキ1極
を構成しているので、アルミニウム層(6)が薄いにも
拘らず十分なメッキT流を確保でき、均一な半田メッキ
H(12)を形成できる利点を有する。
電極(9)とで共同して電解メッキの一方のメッキ1極
を構成しているので、アルミニウム層(6)が薄いにも
拘らず十分なメッキT流を確保でき、均一な半田メッキ
H(12)を形成できる利点を有する。
更に本発明に依れば、半導体基板(1)の略全面をアル
ミニウム層(6)および第2下地電極(9)とで被覆す
るので、表面保護が良好であり信頼性が向上する利点を
有する。
ミニウム層(6)および第2下地電極(9)とで被覆す
るので、表面保護が良好であり信頼性が向上する利点を
有する。
第1図A乃至第1AFは本発明に依る半導体装置の製造
方法を説明する断面図、第2図A乃至第2AFは従来の
半導体装置の製造方法を説明する断面図である。 (1)は半導体基板、 (2)は第1下地電極、(3)
は表面保護膜、 り6)はアルミニウム層、(9)は第
2下地電極、 (10)(11)はホトレジスト層、
(12)は半田メッキ欝、 (13)は突起電極である
。 出願人 三洋電機株式会社外1名 代理人 弁理士 西野卓嗣 外1名 書 1 図 八 第1 図 B 第1図C 第2図A 22 図 B 2θ
方法を説明する断面図、第2図A乃至第2AFは従来の
半導体装置の製造方法を説明する断面図である。 (1)は半導体基板、 (2)は第1下地電極、(3)
は表面保護膜、 り6)はアルミニウム層、(9)は第
2下地電極、 (10)(11)はホトレジスト層、
(12)は半田メッキ欝、 (13)は突起電極である
。 出願人 三洋電機株式会社外1名 代理人 弁理士 西野卓嗣 外1名 書 1 図 八 第1 図 B 第1図C 第2図A 22 図 B 2θ
Claims (1)
- (1)半導体基板上に突起電極が形成される第1下地電
極を除いて表面保護膜で被覆する工程と、半導体基板全
面にアルミニウム層を薄く蒸着する工程と、 前記アルミニウム層上の前記突起電極が形成される第1
の部分および第1の部分と離間した前記半導体基板上の
大部分よりなる第2の部分上に第2下地電極を形成する
工程と、 前記第2下地電極の第1の部分を露出して前記半導体基
板全面をホトレジスト層で被覆する工程と、 前記第1の部分の第2下地電極上に半田メッキ層を電気
メッキして前記突起電極を形成する工程と、 前記第2下地電極をマスクとして露出した前記アルミニ
ウム層を除去する工程とを有する半導体装置の製造方法
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61187283A JPS6343336A (ja) | 1986-08-08 | 1986-08-08 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61187283A JPS6343336A (ja) | 1986-08-08 | 1986-08-08 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6343336A true JPS6343336A (ja) | 1988-02-24 |
Family
ID=16203285
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61187283A Pending JPS6343336A (ja) | 1986-08-08 | 1986-08-08 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6343336A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5921572A (ja) * | 1982-07-28 | 1984-02-03 | イビデン株式会社 | セラミツクス焼結体製造用生成形体の製造方法 |
-
1986
- 1986-08-08 JP JP61187283A patent/JPS6343336A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5921572A (ja) * | 1982-07-28 | 1984-02-03 | イビデン株式会社 | セラミツクス焼結体製造用生成形体の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4087314A (en) | Bonding pedestals for semiconductor devices | |
| EP0382080B1 (en) | Bump structure for reflow bonding of IC devices | |
| US6831372B2 (en) | Electronic devices with semiconductor chips and a leadframe with device positions and methods for producing the same | |
| US3729820A (en) | Method for manufacturing a package of a semiconductor element | |
| US5208186A (en) | Process for reflow bonding of bumps in IC devices | |
| JPH0378230A (ja) | 集積回路装置用バンプ電極の製造方法 | |
| JP2622156B2 (ja) | 集積回路パッド用の接触方法とその構造 | |
| JPH10335337A (ja) | 半導体装置及びその製造方法 | |
| EP1003209A1 (en) | Process for manufacturing semiconductor device | |
| US20210210419A1 (en) | Quad Flat No-Lead Package with Wettable Flanges | |
| US20220173017A1 (en) | Semiconductor device | |
| US6995082B2 (en) | Bonding pad of a semiconductor device and formation method thereof | |
| JP2751242B2 (ja) | 半導体装置の製造方法 | |
| JP2547590B2 (ja) | 半導体装置の製造方法 | |
| JPS6347953A (ja) | 半導体装置の製造方法 | |
| JPH065609A (ja) | バンプ形成方法 | |
| JPS6347941A (ja) | 半導体装置の製造方法 | |
| JPH0252436A (ja) | ハンダバンプ製造方法 | |
| JP2001077142A (ja) | 半導体装置及びその製造方法 | |
| JPH0974096A (ja) | はんだバンプ実装用端子電極形成方法 | |
| JP2874184B2 (ja) | 半導体装置の製造方法 | |
| JPH0590271A (ja) | バンプ電極形成方法 | |
| JPS6356941A (ja) | 半導体装置の製造方法 | |
| JPH07130790A (ja) | 半導体装置の電極構造 | |
| KR940007289B1 (ko) | 반도체 장치를 제조하는 방법 |