JPS6358403B2 - - Google Patents
Info
- Publication number
- JPS6358403B2 JPS6358403B2 JP56016673A JP1667381A JPS6358403B2 JP S6358403 B2 JPS6358403 B2 JP S6358403B2 JP 56016673 A JP56016673 A JP 56016673A JP 1667381 A JP1667381 A JP 1667381A JP S6358403 B2 JPS6358403 B2 JP S6358403B2
- Authority
- JP
- Japan
- Prior art keywords
- detector
- differential
- amplifier
- apc
- differential amplification
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】
本発明は同期検波装置に関し、詳細には既知の
位相制御ループによつて同期搬送波を再生し、こ
の信号を用いて振幅変調された入力信号を同期検
波する装置に関係するものである。
位相制御ループによつて同期搬送波を再生し、こ
の信号を用いて振幅変調された入力信号を同期検
波する装置に関係するものである。
振幅同期検波装置は例えばテレビ受信機のビデ
オ検波段等へ応用されるものであるが、特に家庭
用の受信機では電源電圧あるいは周囲温度等が変
化しやすくこのような動作条件の変化によつて検
波軸が変化すると、検波出力のビデオ信号の周波
数特性が変化する結果画像の鮮鋭度が変化し、ま
た不所望な既知の920KHzビートが発生するなど
種々の問題が生じる。このような問題は長期間の
みならず電源投入時などの短期間においても発生
することは望ましくなく従つてビデオ同期検波器
では長期間はもちろんのこと短期的にも検波軸を
略一定に維持することが必要である。本発明は上
記のような点にかんがみてなされたものであり、
以下本発明の実施例を図面を参照して詳細に説明
するが、まず既知の位相検波器から説明する。
オ検波段等へ応用されるものであるが、特に家庭
用の受信機では電源電圧あるいは周囲温度等が変
化しやすくこのような動作条件の変化によつて検
波軸が変化すると、検波出力のビデオ信号の周波
数特性が変化する結果画像の鮮鋭度が変化し、ま
た不所望な既知の920KHzビートが発生するなど
種々の問題が生じる。このような問題は長期間の
みならず電源投入時などの短期間においても発生
することは望ましくなく従つてビデオ同期検波器
では長期間はもちろんのこと短期的にも検波軸を
略一定に維持することが必要である。本発明は上
記のような点にかんがみてなされたものであり、
以下本発明の実施例を図面を参照して詳細に説明
するが、まず既知の位相検波器から説明する。
第１図は既知の二重平衡形カスコード増幅器を
用いた位相検波器の構成を示したものである。入
力差動増幅段を構成するトランジスタQ101，Q102
のベース電極間には入力信号E1が供給され、エ
ミツタ電極は抵抗器R101，R102で結合されその結
合中点には定電流源I1が配置されている。トラン
ジスタQ201，Q202，Q203，Q204は同期搬送波E2に
よつてQ101，Q102の信号電流経路を選択するもの
であり負荷抵抗器R101，R102の間には逆極性のビ
デオ信号が得られる。このような回路は四象限掛
算器とも呼称されている如く入力信号E1と同期
搬送波E2との積を出力するものであり、Q201乃至
Q204のトランジスタが積演算を実行する。第２図
は上記の位相検波器をブロツク図で表わしたもの
であり、増幅器１０はトランジスタQ101，Q102に
よる入力差動増幅段に、また掛算器２０はトラン
ジスタQ201乃至Q204による電流経路選択スイツチ
段にそれぞれ対応する。前記の抵抗器R101，R102
はトランジスタQ101，Q102の非直線電圧−電流変
換特性を線形化する目的のものであり、極めて小
レベルの入力信号E1に対しては除去可能である
が通常は100mvp−ｐ程度であるのでビデオ検波
器としての位相検波器においては必要である。一
方、前記第１図の位相検波器を同期搬送波を再生
するための位相制御ループの中の位相比較段（以
下APC検波器と称する）に応用する場合にはこ
の段の非直線ひずみは実用上の問題を発生しな
い。従つて、多くの場合、入力差動増幅段のエミ
ツタ電極は増幅度を増大させるために抵抗器を介
さずに直線結合するのが普通である。
用いた位相検波器の構成を示したものである。入
力差動増幅段を構成するトランジスタQ101，Q102
のベース電極間には入力信号E1が供給され、エ
ミツタ電極は抵抗器R101，R102で結合されその結
合中点には定電流源I1が配置されている。トラン
ジスタQ201，Q202，Q203，Q204は同期搬送波E2に
よつてQ101，Q102の信号電流経路を選択するもの
であり負荷抵抗器R101，R102の間には逆極性のビ
デオ信号が得られる。このような回路は四象限掛
算器とも呼称されている如く入力信号E1と同期
搬送波E2との積を出力するものであり、Q201乃至
Q204のトランジスタが積演算を実行する。第２図
は上記の位相検波器をブロツク図で表わしたもの
であり、増幅器１０はトランジスタQ101，Q102に
よる入力差動増幅段に、また掛算器２０はトラン
ジスタQ201乃至Q204による電流経路選択スイツチ
段にそれぞれ対応する。前記の抵抗器R101，R102
はトランジスタQ101，Q102の非直線電圧−電流変
換特性を線形化する目的のものであり、極めて小
レベルの入力信号E1に対しては除去可能である
が通常は100mvp−ｐ程度であるのでビデオ検波
器としての位相検波器においては必要である。一
方、前記第１図の位相検波器を同期搬送波を再生
するための位相制御ループの中の位相比較段（以
下APC検波器と称する）に応用する場合にはこ
の段の非直線ひずみは実用上の問題を発生しな
い。従つて、多くの場合、入力差動増幅段のエミ
ツタ電極は増幅度を増大させるために抵抗器を介
さずに直線結合するのが普通である。
同期検波装置においては上記のようなビデオ検
波器およびAPC検波器のそれぞれの掛算動作を
行なう部分における入力信号E1と同期搬送波E2
との相対位相差がビデオ検波器では略々０あるい
はπ（rad）、APC検波器ではπ/2（rad）でなけれ
ばならない。しかし前記のように２つの検波器で
はそれぞれ必要な性能が異なるために入力差動増
幅段のエミツタ電極の結合方法が異なり現実のト
ランジスタでは変換された電流位相を入力信号
E1に対して０、あるいはπ（rad）に維持するこ
とが困難である。従つて、ビデオ検波器とAPC
検波器との間では同期搬送波の相対位相差をπ／
２（rad）より異ならせることが必要であり通常
は同期搬送波を発生させる電圧制御形発振器の出
力信号を略π／２（rad）移相させる移相器を所
定値より離調させるかあるいは２つの検波器の入
力差動増幅段により変換された信号電流間の相対
位相差分を吸収するための同期搬送波増幅段をビ
デオあるいはAPCの何れかの検波器側に配置す
ること等が考えられる。しかし、電源電圧の変化
によつて生じる動作電流の変化や温度変化などの
動作条件の変化に対して前記の検波器自身の入力
差動増幅段で生じる相対信号電流位相差分と、こ
の位相差分を相殺するために配置した同期搬送波
増幅段の移相分との間の相対位相差を一定に維持
することは実用上極めて困難である。
波器およびAPC検波器のそれぞれの掛算動作を
行なう部分における入力信号E1と同期搬送波E2
との相対位相差がビデオ検波器では略々０あるい
はπ（rad）、APC検波器ではπ/2（rad）でなけれ
ばならない。しかし前記のように２つの検波器で
はそれぞれ必要な性能が異なるために入力差動増
幅段のエミツタ電極の結合方法が異なり現実のト
ランジスタでは変換された電流位相を入力信号
E1に対して０、あるいはπ（rad）に維持するこ
とが困難である。従つて、ビデオ検波器とAPC
検波器との間では同期搬送波の相対位相差をπ／
２（rad）より異ならせることが必要であり通常
は同期搬送波を発生させる電圧制御形発振器の出
力信号を略π／２（rad）移相させる移相器を所
定値より離調させるかあるいは２つの検波器の入
力差動増幅段により変換された信号電流間の相対
位相差分を吸収するための同期搬送波増幅段をビ
デオあるいはAPCの何れかの検波器側に配置す
ること等が考えられる。しかし、電源電圧の変化
によつて生じる動作電流の変化や温度変化などの
動作条件の変化に対して前記の検波器自身の入力
差動増幅段で生じる相対信号電流位相差分と、こ
の位相差分を相殺するために配置した同期搬送波
増幅段の移相分との間の相対位相差を一定に維持
することは実用上極めて困難である。
本発明は上記のようなビデオ検波器とAPC検
波器との異なる所要性能の実現に対応できる検波
器の構成を用いながらも２つの検波器を所定の検
波軸で安定に維持することのできるものを提供せ
んとするものである。本発明による同期検波装置
では、相対的に直交してなる２つの同期搬送波
を、言いかえれば電圧制御形発振器の出力信号お
よびその信号をπ／２（rad）移相した信号とが
少なくともそれぞれ差動増幅器を介してビデオ検
波器およびAPC検波器へ供給される。この差動
増幅器は結合される検波器の入力差動増幅段によ
り生じる変換された信号電流の入力信号電圧に対
する移相量を相殺するようにその動作点および回
路の構成が選択される。
波器との異なる所要性能の実現に対応できる検波
器の構成を用いながらも２つの検波器を所定の検
波軸で安定に維持することのできるものを提供せ
んとするものである。本発明による同期検波装置
では、相対的に直交してなる２つの同期搬送波
を、言いかえれば電圧制御形発振器の出力信号お
よびその信号をπ／２（rad）移相した信号とが
少なくともそれぞれ差動増幅器を介してビデオ検
波器およびAPC検波器へ供給される。この差動
増幅器は結合される検波器の入力差動増幅段によ
り生じる変換された信号電流の入力信号電圧に対
する移相量を相殺するようにその動作点および回
路の構成が選択される。
以下図面を参照して本発明を説明する。第３図
は本発明による同期検波装置の一実施例である。
図においては増幅器１１と掛算器２１とでビデオ
検波器を、また増幅器１２と掛算器２２とで
APC検波器をそれぞれ構成し、入力信号電圧E1
は増幅器１１，１２で信号電流に変換されて掛算
器２１，２２にそれぞれ供給される。
は本発明による同期検波装置の一実施例である。
図においては増幅器１１と掛算器２１とでビデオ
検波器を、また増幅器１２と掛算器２２とで
APC検波器をそれぞれ構成し、入力信号電圧E1
は増幅器１１，１２で信号電流に変換されて掛算
器２１，２２にそれぞれ供給される。
APC検波器の出力、言いかえると掛算器２２
の出力信号は低域ろ波器３０を介して電圧制御形
発振器４０の発振周波数を制御する。発振器４０
の出力信号は増幅器５２を介して前記の掛算器２
２に供給される同期搬送波である。
の出力信号は低域ろ波器３０を介して電圧制御形
発振器４０の発振周波数を制御する。発振器４０
の出力信号は増幅器５２を介して前記の掛算器２
２に供給される同期搬送波である。
増幅器５２は増幅器１２と同じ接地形式に選定
され、またその動作点も略等しくなるように設定
される。増幅器１２が第１図のような既知の二重
平衡形カスコード増幅器の入力差動増幅段である
ならば、増幅器５２も差動増幅器の形態とされる
のみでなく、エミツタ電極の結合方法も同じく構
成される。従つて、増幅器１２と５２とは増幅器
によつて生じる移相作用を略等しく動作条件の変
化に対してもともに等しく変化させ得る。すなわ
ち掛算器２２の２つの入力信号間の相対位相差は
位相制御ループによつて略π／２（rad）に制御
されるので入力信号電圧E1と発振器４０の出力
信号電圧との間の相対位相差もπ／２（rad）を
維持できうる。
され、またその動作点も略等しくなるように設定
される。増幅器１２が第１図のような既知の二重
平衡形カスコード増幅器の入力差動増幅段である
ならば、増幅器５２も差動増幅器の形態とされる
のみでなく、エミツタ電極の結合方法も同じく構
成される。従つて、増幅器１２と５２とは増幅器
によつて生じる移相作用を略等しく動作条件の変
化に対してもともに等しく変化させ得る。すなわ
ち掛算器２２の２つの入力信号間の相対位相差は
位相制御ループによつて略π／２（rad）に制御
されるので入力信号電圧E1と発振器４０の出力
信号電圧との間の相対位相差もπ／２（rad）を
維持できうる。
ビデオ検波器を構成する掛算器２１には発振器
４０の出力信号が移相器６０および増幅器５１を
介して供給されることが示されている。このビデ
オ検波器側の増幅器５１と１１も前記のAPC検
波器側の増幅器５２と１２と同様の条件でその動
作点および回路構成が設定される。従つて、２つ
の増幅器１１と５１とは増幅器の配置によつて生
じる移相作用を相殺し、移相器６０がπ／２
（rad）を維持する限り掛算器２１の２つの入力
信号間の相対位相差は０あるいはπ（rad）とな
る。
４０の出力信号が移相器６０および増幅器５１を
介して供給されることが示されている。このビデ
オ検波器側の増幅器５１と１１も前記のAPC検
波器側の増幅器５２と１２と同様の条件でその動
作点および回路構成が設定される。従つて、２つ
の増幅器１１と５１とは増幅器の配置によつて生
じる移相作用を相殺し、移相器６０がπ／２
（rad）を維持する限り掛算器２１の２つの入力
信号間の相対位相差は０あるいはπ（rad）とな
る。
第４図はこの発明の同期検波装置の具体回路例
である。エミツタ電極が直接結合されたトランジ
スタQ521，Q522および負荷抵抗器R521，R522とか
らなる差動増幅器５２は発振器４０の出力信号を
増幅して、掛算器２２を構成するトランジスタ群
Q221乃至Q224のベース電極に供給し、この差動増
幅器５２のエミツタ電極に接続された定電流源
I521の電流値はAPC検波器を構成する入力差動増
幅段１２のトランジスタ対Q121，Q122のエミツタ
電極に接続された定電流源I121の電流値に略等し
く設定される。この定電流源はトランジスタある
いは抵抗器の何れでも構成できる。ビデオ検波器
を構成する入力差動増幅段１１と移相器６０より
同期搬送波が供給される差動増幅器５１は、それ
らを構成するトランジスタ対Q111とQ112，Q511と
Q512のエミツタ電極が抵抗器R111とR112，R511と
R512とをそれぞれ介して結合され、それらの抵抗
器の接続中点に定電流源I111およびI511が接続さ
れ、その電流値は略等しく設定される。エミツタ
回路の帰還抵抗器の有無は線形動作範囲のみでな
く差動増幅器の入出力間移相作用にも顕著な違い
を生じることが知られている。また、夫々のトラ
ンジスタのエミツタ電流値は結果としてトランジ
シヨン周波数を大きく変化させる。従つて、本発
明の如く、初期電流が等しく設定され、またその
電流の変化分が等しくなるように設定された差動
増幅器対はエミツタ回路の帰還抵抗の有無とは関
係なくそれらの間の移相作用を相殺できるので動
作条件の変化、例えば電源電圧あるいは温度の変
化等に対してAPC検波器とビデオ検波器との検
波軸を正確に直角位相関係に維持できる。
である。エミツタ電極が直接結合されたトランジ
スタQ521，Q522および負荷抵抗器R521，R522とか
らなる差動増幅器５２は発振器４０の出力信号を
増幅して、掛算器２２を構成するトランジスタ群
Q221乃至Q224のベース電極に供給し、この差動増
幅器５２のエミツタ電極に接続された定電流源
I521の電流値はAPC検波器を構成する入力差動増
幅段１２のトランジスタ対Q121，Q122のエミツタ
電極に接続された定電流源I121の電流値に略等し
く設定される。この定電流源はトランジスタある
いは抵抗器の何れでも構成できる。ビデオ検波器
を構成する入力差動増幅段１１と移相器６０より
同期搬送波が供給される差動増幅器５１は、それ
らを構成するトランジスタ対Q111とQ112，Q511と
Q512のエミツタ電極が抵抗器R111とR112，R511と
R512とをそれぞれ介して結合され、それらの抵抗
器の接続中点に定電流源I111およびI511が接続さ
れ、その電流値は略等しく設定される。エミツタ
回路の帰還抵抗器の有無は線形動作範囲のみでな
く差動増幅器の入出力間移相作用にも顕著な違い
を生じることが知られている。また、夫々のトラ
ンジスタのエミツタ電流値は結果としてトランジ
シヨン周波数を大きく変化させる。従つて、本発
明の如く、初期電流が等しく設定され、またその
電流の変化分が等しくなるように設定された差動
増幅器対はエミツタ回路の帰還抵抗の有無とは関
係なくそれらの間の移相作用を相殺できるので動
作条件の変化、例えば電源電圧あるいは温度の変
化等に対してAPC検波器とビデオ検波器との検
波軸を正確に直角位相関係に維持できる。
本発明を既知の集積回路の形態で構成する場合
には、特に電源投入時の短期安定度も極めて改善
できる。例えば単一のチツプ上に形成された素子
間の相対的な特性の確保は集積回路の特徴の一つ
であり、温度変化に対してもその特性変化は一様
である。従つて、電源投入時の集積回路素子の発
熱によるチツプ温度の上昇過程でも相対的な特性
は略々一致するので２つの検波器の検波軸は常に
直角位相関係が保たれる。
には、特に電源投入時の短期安定度も極めて改善
できる。例えば単一のチツプ上に形成された素子
間の相対的な特性の確保は集積回路の特徴の一つ
であり、温度変化に対してもその特性変化は一様
である。従つて、電源投入時の集積回路素子の発
熱によるチツプ温度の上昇過程でも相対的な特性
は略々一致するので２つの検波器の検波軸は常に
直角位相関係が保たれる。
上記のように本発明にもとづく同期検波装置で
は二重平衡形カスコード増幅器の入力差動増幅段
と略々等しく動作点が設定され、またエミツタ電
極の結合方法が等しく構成された差動増幅器を介
して同期搬送波を増幅するものであるので増幅器
で生じる移相作用を実質的に除去できる。従つて
極めて高安定な装置の実現が可能となり工業価値
が大である。また本発明は上記の実施例に限定さ
れることなく種々変形可能である。例えばエミツ
タホロワを同期搬送波増幅側と二重平衡形カスコ
ード増幅器の入力差動増幅段側とにそれぞれ配置
すること、あるいは移相器をAPC検波器側に配
置すること等はもちろん可能である。
は二重平衡形カスコード増幅器の入力差動増幅段
と略々等しく動作点が設定され、またエミツタ電
極の結合方法が等しく構成された差動増幅器を介
して同期搬送波を増幅するものであるので増幅器
で生じる移相作用を実質的に除去できる。従つて
極めて高安定な装置の実現が可能となり工業価値
が大である。また本発明は上記の実施例に限定さ
れることなく種々変形可能である。例えばエミツ
タホロワを同期搬送波増幅側と二重平衡形カスコ
ード増幅器の入力差動増幅段側とにそれぞれ配置
すること、あるいは移相器をAPC検波器側に配
置すること等はもちろん可能である。
第１図および第２図は既知の二重平衡形カスコ
ード増幅器を示す回路図およびブロツク図、第３
図は本発明の一実施例における同期検波装置のブ
ロツク図、第４図は同装置の具体回路図である。 １１，１２，５１，５２……増幅器、３０……
低域ろ波器、６０……移相器、４０……発振器、
２１，２２……掛算器。
ード増幅器を示す回路図およびブロツク図、第３
図は本発明の一実施例における同期検波装置のブ
ロツク図、第４図は同装置の具体回路図である。 １１，１２，５１，５２……増幅器、３０……
低域ろ波器、６０……移相器、４０……発振器、
２１，２２……掛算器。
Claims (1)
- 【特許請求の範囲】 １ 電圧制御形発振器および移相器によつて発生
された相対的に直交してなる第１および第２の同
時搬送波を夫々増幅する第１および第２のトラン
ジスタ差動増幅器と、これらの差動増幅器より同
時搬送波が供給されてなる二重平衡型トランジス
タカスコード増幅器構成のビデオ検波器および
APC検波器を少なくとも有してなり、前記第１
差動増幅器とビデオ検波器の入力差動増幅段、第
２差動増幅器とAPC検波器の入力差動増幅段と
は夫々差動増幅用トランジスタ対のエミツタ電極
結合構成と動作バイアス電流とを少なくとも略等
しくしてなることを特徴とする同期検波装置。 ２ 第１差動増幅器とビデオ検波器の入力差動増
幅段とは夫々の差動増幅用トランジスタ対のエミ
ツタ電極を電流帰還抵抗器を介して結合してな
り、第２差動増幅器とAPC検波器の入力差動増
幅段とは夫々の差動増幅用トランジスタ対のエミ
ツタ電極を実効的に直接結合してなることを特徴
とする特許請求の範囲第１項記載の同期検波装
置。 ３ 少なくとも第１および第２差動増幅器、ビデ
オ検波器、APC検波器を単一の集積回路チツプ
の中に形成してなることを特徴とする特許請求の
範囲第１項記載の同期検波装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56016673A JPS57131106A (en) | 1981-02-05 | 1981-02-05 | Synchronizing detecting device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56016673A JPS57131106A (en) | 1981-02-05 | 1981-02-05 | Synchronizing detecting device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57131106A JPS57131106A (en) | 1982-08-13 |
| JPS6358403B2 true JPS6358403B2 (ja) | 1988-11-15 |
Family
ID=11922824
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56016673A Granted JPS57131106A (en) | 1981-02-05 | 1981-02-05 | Synchronizing detecting device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57131106A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20210060507A (ko) * | 2018-09-18 | 2021-05-26 | 다이니폰 인사츠 가부시키가이샤 | 전자 부품 포장용 커버 테이프 및 포장체 |
| KR20210144738A (ko) * | 2019-04-03 | 2021-11-30 | 다이니폰 인사츠 가부시키가이샤 | 전자 부품 포장용 커버 테이프 및 포장체 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53119653A (en) * | 1977-03-29 | 1978-10-19 | Matsushita Electric Ind Co Ltd | Synchronizing demodulator |
-
1981
- 1981-02-05 JP JP56016673A patent/JPS57131106A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20210060507A (ko) * | 2018-09-18 | 2021-05-26 | 다이니폰 인사츠 가부시키가이샤 | 전자 부품 포장용 커버 테이프 및 포장체 |
| KR20210144738A (ko) * | 2019-04-03 | 2021-11-30 | 다이니폰 인사츠 가부시키가이샤 | 전자 부품 포장용 커버 테이프 및 포장체 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57131106A (en) | 1982-08-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0079098B1 (en) | Amplifier with signal-dependent voltage supply source | |
| CA2179469C (en) | Linear low-noise mixer | |
| US3974460A (en) | High frequency modulator, such as an amplitude modulator, including a frequency multiplier | |
| GB1449723A (en) | Feed-forward error-correcting systems | |
| US4001603A (en) | Emitter load switching circuit | |
| US5399988A (en) | FT doubler amplifier | |
| KR100382864B1 (ko) | 개선된 90°이상기 | |
| US5896053A (en) | Single ended to differential converter and 50% duty cycle signal generator and method | |
| US4536717A (en) | Compensated inverting/noninverting differential amplifier | |
| US4833340A (en) | Phase shifter | |
| US3667060A (en) | Balanced angle modulation detector | |
| US4431970A (en) | Quadrature detector using a double balanced differential circuit and a constant current circuit | |
| US5697093A (en) | Zero IF receivers | |
| US4667163A (en) | Automatic gain control circuit | |
| JPH0818397A (ja) | ９０度移相器 | |
| US4567441A (en) | Circuit and method for linearizing the output signal of an FM detector | |
| US5115212A (en) | Integrable variable-frequency oscillator circuit | |
| JPH02305205A (ja) | 直流阻止増幅器 | |
| KR960005378B1 (ko) | 증폭기 | |
| JPH0815347A (ja) | 多チャンネル静電センサ装置 | |
| JPS6230521B2 (ja) | ||
| JPS6158044B2 (ja) | ||
| JPS6358485B2 (ja) | ||
| US4533882A (en) | Frequency modulator wherein modulation takes place in a feedback loop of an oscillator | |
| EP0849873A1 (en) | Image-reject mixer arrangements |