JPS6358437B2 - - Google Patents
Info
- Publication number
- JPS6358437B2 JPS6358437B2 JP55146614A JP14661480A JPS6358437B2 JP S6358437 B2 JPS6358437 B2 JP S6358437B2 JP 55146614 A JP55146614 A JP 55146614A JP 14661480 A JP14661480 A JP 14661480A JP S6358437 B2 JPS6358437 B2 JP S6358437B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- chroma
- filter
- supplied
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/79—Processing of colour television signals in connection with recording
- H04N9/87—Regeneration of colour television signals
- H04N9/88—Signal drop-out compensation
- H04N9/882—Signal drop-out compensation the signal being a composite colour television signal
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
Description
【発明の詳細な説明】
本発明は例えばVTRからの再生映像信号にお
いて、ドロツプアウトの補償を行うと共に、変速
再生時のクロマ信号の搬送波位相の連続性の補正
を行えるようにしたものである。
いて、ドロツプアウトの補償を行うと共に、変速
再生時のクロマ信号の搬送波位相の連続性の補正
を行えるようにしたものである。
すなわち、例えばVTRからの再生映像信号の
ドロツプアウトの補償を行うには従来は第１図の
ようにしていた。
ドロツプアウトの補償を行うには従来は第１図の
ようにしていた。
図において、１はVTRからの再生映像信号が
供給される入力端子であつて、この入力端子１か
らの信号が3.58MHzの帯域除去フイルタ２と帯域
通過フイルタ３に供給されて輝度信号Syとクロ
マ信号Scとが分離される。これらの分離された
輝度信号Syとクロマ信号Scとがそれぞれ１水平
期間の遅延回路４，５に供給される。そして輝度
信号Sy系ではこの遅延回路４からの信号とフイ
ルタ２からの信号とが選択スイツチ６で選択され
る。またクロマ信号Sc系では遅延回路５からの
信号がインバータ７で位相反転され、このインバ
ータ７からの信号とフイルタ３からの信号とが選
択スイツチ８で選択される。これらのスイツチ
６，８からの信号が混合回路９で混合される。そ
してこの混合回路９からの信号と入力端子１から
の信号とが選択スイツチ１０で選択され、出力端
子１１に取り出される。
供給される入力端子であつて、この入力端子１か
らの信号が3.58MHzの帯域除去フイルタ２と帯域
通過フイルタ３に供給されて輝度信号Syとクロ
マ信号Scとが分離される。これらの分離された
輝度信号Syとクロマ信号Scとがそれぞれ１水平
期間の遅延回路４，５に供給される。そして輝度
信号Sy系ではこの遅延回路４からの信号とフイ
ルタ２からの信号とが選択スイツチ６で選択され
る。またクロマ信号Sc系では遅延回路５からの
信号がインバータ７で位相反転され、このインバ
ータ７からの信号とフイルタ３からの信号とが選
択スイツチ８で選択される。これらのスイツチ
６，８からの信号が混合回路９で混合される。そ
してこの混合回路９からの信号と入力端子１から
の信号とが選択スイツチ１０で選択され、出力端
子１１に取り出される。
従つてこの回路においてドロツプアウトが発生
した場合には、スイツチ１０が加算回路９側に切
換えられると共に、輝度信号系及びクロマ信号系
のスイツチ６，８の一方または両方が遅延回路
４，５側に切換えられて、輝度信号Sy及びクロ
マ信号Scの一方または両方が１水平期間前の信
号で補間される。なおクロマ信号Scは１水平期
間ごとに搬送波の位相が反転しているので、遅延
回路５の出力側にインバータ７を設けて位相補正
を行つている。
した場合には、スイツチ１０が加算回路９側に切
換えられると共に、輝度信号系及びクロマ信号系
のスイツチ６，８の一方または両方が遅延回路
４，５側に切換えられて、輝度信号Sy及びクロ
マ信号Scの一方または両方が１水平期間前の信
号で補間される。なおクロマ信号Scは１水平期
間ごとに搬送波の位相が反転しているので、遅延
回路５の出力側にインバータ７を設けて位相補正
を行つている。
また上述のようなVTRにおいて、スロー再生
や倍速再生などの変速再生を行うと、同じフイー
ルドが繰り返し再生されたり、飛び飛びのフイー
ルドが連続に再生されたりする。その場合に、ク
ロマ信号の搬送波の位相が連続したものになるよ
うに、クロマ信号の位相補正を行う。
や倍速再生などの変速再生を行うと、同じフイー
ルドが繰り返し再生されたり、飛び飛びのフイー
ルドが連続に再生されたりする。その場合に、ク
ロマ信号の搬送波の位相が連続したものになるよ
うに、クロマ信号の位相補正を行う。
すなわち第２図において、上述のドロツプアウ
ト補償回路で補間が行われた信号が入力端子１２
に供給される。この入力端子１２からの信号がく
し形フイルタを構成する１水平期間の遅延回路１
３及び減算回路１４に供給され、この遅延回路１
３を通じた信号が減算回路１４に供給され、この
減算回路１４からの信号が3.58MHzの帯域通過フ
イルタ１５に供給されてクロマ信号Scのみが取
り出される。このクロマ信号Scが位相補正回路
１６に供給されて、搬送波の位相が連続するよう
に位相反転等の位相補正処理が行われる。また入
力端子１２からの信号がフイルタ１５の時間遅延
に相当する遅延回路１７を通じて減算回路１８に
供給され、上述のフイルタ１５からのクロマ信号
Scが減算回路１８に供給されて映像信号中のク
ロマ信号Scが除去され、輝度信号Syのみが取り
出される。この輝度信号Syが補正回路１６の時
間遅延に相当する遅延回路１９に供給される。そ
して補正回路１６からのクロマ信号Scと遅延回
路１９からの輝度信号Syとが混合回路２０で混
合され、この混合回路２０からの信号と入力端子
１２からの信号とが選択スイツチ２１で選択され
て出力端子２２に取り出される。
ト補償回路で補間が行われた信号が入力端子１２
に供給される。この入力端子１２からの信号がく
し形フイルタを構成する１水平期間の遅延回路１
３及び減算回路１４に供給され、この遅延回路１
３を通じた信号が減算回路１４に供給され、この
減算回路１４からの信号が3.58MHzの帯域通過フ
イルタ１５に供給されてクロマ信号Scのみが取
り出される。このクロマ信号Scが位相補正回路
１６に供給されて、搬送波の位相が連続するよう
に位相反転等の位相補正処理が行われる。また入
力端子１２からの信号がフイルタ１５の時間遅延
に相当する遅延回路１７を通じて減算回路１８に
供給され、上述のフイルタ１５からのクロマ信号
Scが減算回路１８に供給されて映像信号中のク
ロマ信号Scが除去され、輝度信号Syのみが取り
出される。この輝度信号Syが補正回路１６の時
間遅延に相当する遅延回路１９に供給される。そ
して補正回路１６からのクロマ信号Scと遅延回
路１９からの輝度信号Syとが混合回路２０で混
合され、この混合回路２０からの信号と入力端子
１２からの信号とが選択スイツチ２１で選択され
て出力端子２２に取り出される。
従つてこの回路において、変速再生時にもクロ
マ信号Scの搬送位相が連続した信号が取り出さ
れ、常に良好な再生が行われる。
マ信号Scの搬送位相が連続した信号が取り出さ
れ、常に良好な再生が行われる。
そしてこれらの回路において、ドロツプアウト
補償回路（第１図）における輝度信号Syとクロ
マ信号Scの分離は、必ずしも正確である必要は
なく、通常の帯域除去フイルタ２と帯域通過フイ
ルタ３で足りる。これに対してクロマ信号の位相
補正回路（第２図）における輝度信号Syとクロ
マ信号Scの分離は、クロマ信号Scのみを正確に
取り出す必要があり、くし形フイルタが使用され
る。さらにドロツプアウト補償回路においては、
回路内に遅延要素を含むためにくし形フイルタの
ような遅延要素を含むフイルタを用いるのは好ま
しくない。
補償回路（第１図）における輝度信号Syとクロ
マ信号Scの分離は、必ずしも正確である必要は
なく、通常の帯域除去フイルタ２と帯域通過フイ
ルタ３で足りる。これに対してクロマ信号の位相
補正回路（第２図）における輝度信号Syとクロ
マ信号Scの分離は、クロマ信号Scのみを正確に
取り出す必要があり、くし形フイルタが使用され
る。さらにドロツプアウト補償回路においては、
回路内に遅延要素を含むためにくし形フイルタの
ような遅延要素を含むフイルタを用いるのは好ま
しくない。
このため従来は、上述の二つの回路を直列に接
続して使用していた。しかしながらそのような構
成の場合、それぞれの回路で繰り返し輝度信号
Syとクロマ信号Scの分離を行うために、信号の
劣化が激しく、また回路素子数も多くて価格の上
昇や装置が大型化するなどの不都合が多かつた。
続して使用していた。しかしながらそのような構
成の場合、それぞれの回路で繰り返し輝度信号
Syとクロマ信号Scの分離を行うために、信号の
劣化が激しく、また回路素子数も多くて価格の上
昇や装置が大型化するなどの不都合が多かつた。
本発明はこのような点にかんがみ、上述の二つ
の回路を一体化し、簡単な構成で特性のよい信号
を得ようとするものである。以下図面を参照しな
がら本発明の一実施例について説明しよう。なお
図中で上述の第１図、第２図を対応する部分には
同一符号を付して示す。
の回路を一体化し、簡単な構成で特性のよい信号
を得ようとするものである。以下図面を参照しな
がら本発明の一実施例について説明しよう。なお
図中で上述の第１図、第２図を対応する部分には
同一符号を付して示す。
第３図において、遅延回路５からの信号とスイ
ツチ８からの信号とが減算回路１４に供給され、
この減算回路１４からの信号が位相補正回路１６
に供給される。またスイツチ６からの信号が遅延
回路１９に供給される。さらに入力端子１からの
信号と混合回路２０からの信号とが選択スイツチ
２１に供給される。
ツチ８からの信号とが減算回路１４に供給され、
この減算回路１４からの信号が位相補正回路１６
に供給される。またスイツチ６からの信号が遅延
回路１９に供給される。さらに入力端子１からの
信号と混合回路２０からの信号とが選択スイツチ
２１に供給される。
従つてこの回路において、通常時スイツチ８が
フイルタ３側に切換えられているときは、遅延回
路５及び減算回路１４でくし形フイルタが構成さ
れる。そしてこのくし形フイルタと帯域通過フイ
ルタ３とでクロマ信号Scが正確に分離される。
すなわち遅延回路５とフイルタ３とで、遅延回路
１３とフイルタ１５とが代用されてクロマ信号
Scの分離が行われる。
フイルタ３側に切換えられているときは、遅延回
路５及び減算回路１４でくし形フイルタが構成さ
れる。そしてこのくし形フイルタと帯域通過フイ
ルタ３とでクロマ信号Scが正確に分離される。
すなわち遅延回路５とフイルタ３とで、遅延回路
１３とフイルタ１５とが代用されてクロマ信号
Scの分離が行われる。
そしてクロマ信号Scにドロツプアウトが発生
したときは、スイツチ８がインバータ７側に切換
えられ、減算回路１４からは１水平期間遅延され
た信号が取り出されて位相補正回路１６に供給さ
れる。他は第１図、第２図と同様に動作される。
したときは、スイツチ８がインバータ７側に切換
えられ、減算回路１４からは１水平期間遅延され
た信号が取り出されて位相補正回路１６に供給さ
れる。他は第１図、第２図と同様に動作される。
こうしてドロツプアウトの補償及びクロマ信号
の位相補正が行われるわけであるが、本発明によ
れば、輝度信号Syとクロマ信号Scの分離が一回
のみで済まさせると共に、通常時クロマ信号Sc
の位相補正回路１６にはくし形フイルタで分離さ
れた信号が供給され、ドロツプアウト補償時には
くし形フイルタが除去されるので、常に良好な信
号を取り出すことができる。
の位相補正が行われるわけであるが、本発明によ
れば、輝度信号Syとクロマ信号Scの分離が一回
のみで済まさせると共に、通常時クロマ信号Sc
の位相補正回路１６にはくし形フイルタで分離さ
れた信号が供給され、ドロツプアウト補償時には
くし形フイルタが除去されるので、常に良好な信
号を取り出すことができる。
また遅延回路１３、帯域通過フイルタ１５等を
遅延回路５、帯域通過フイルタ３等で代用するよ
うにしたので、構成が極めて簡単になる。さらに
回路素子数が少なくなるので、価格が下げられる
と共に装置も小型にできる。
遅延回路５、帯域通過フイルタ３等で代用するよ
うにしたので、構成が極めて簡単になる。さらに
回路素子数が少なくなるので、価格が下げられる
と共に装置も小型にできる。
なおドロツプアウト補償時のクロマ信号Scは
帯域通過フイルタ３のみで分離されることになる
ので、フイルタ３の特性は従来のものより多少厳
密にする必要がある。しかしながらドロツプアウ
トの補償期間は１水平期間のみなので、この間の
クロマ信号Scの分離が多少劣つていても問題は
無い。
帯域通過フイルタ３のみで分離されることになる
ので、フイルタ３の特性は従来のものより多少厳
密にする必要がある。しかしながらドロツプアウ
トの補償期間は１水平期間のみなので、この間の
クロマ信号Scの分離が多少劣つていても問題は
無い。
第１図、第２図は従来の装置の系統図、第３図
は本発明の一例の系統図である。 １は入力端子、２は帯域除去フイルタ、３は帯
域通過フイルタ、４，５は１水平期間の遅延回
路、６，８，２１はスイツチ、７はインバータ、
１４は減算回路、１６はクロマ信号の位相補正信
号、１９は遅延回路、２０は混合回路、２２は出
力端子である。
は本発明の一例の系統図である。 １は入力端子、２は帯域除去フイルタ、３は帯
域通過フイルタ、４，５は１水平期間の遅延回
路、６，８，２１はスイツチ、７はインバータ、
１４は減算回路、１６はクロマ信号の位相補正信
号、１９は遅延回路、２０は混合回路、２２は出
力端子である。
Claims (1)
- １ 映像信号を帯域除去フイルタ及び帯域通過フ
イルタに供給して輝度信号とクロマ信号とを分離
し、この分離した輝度信号とクロマ信号をそれぞ
れ１水平期間の遅延回路に供給し、上記輝度信号
系には上記１水平期間の遅延後の信号と元の信号
とを選択する第１のスイツチを設けると共に、上
記クロマ信号系には上記１水平期間の遅延後の信
号を位相反転した信号と元の信号とを選択する第
２のスイツチと、この第２のスイツチからの信号
と上記１水平期間の遅延後の信号との差信号を取
り出す減算回路とを設け、この減算回路からの信
号を所定の位相処理を行つた後上記第１のスイツ
チからの信号と混合して取り出すようにした映像
信号の処理回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55146614A JPS5769988A (en) | 1980-10-20 | 1980-10-20 | Processing circuit for video signal |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55146614A JPS5769988A (en) | 1980-10-20 | 1980-10-20 | Processing circuit for video signal |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5769988A JPS5769988A (en) | 1982-04-30 |
| JPS6358437B2 true JPS6358437B2 (ja) | 1988-11-15 |
Family
ID=15411712
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP55146614A Granted JPS5769988A (en) | 1980-10-20 | 1980-10-20 | Processing circuit for video signal |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5769988A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH032520U (ja) * | 1989-05-26 | 1991-01-11 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5861586U (ja) * | 1981-10-20 | 1983-04-25 | 三洋電機株式会社 | ビデオテ−プレコ−ダ |
| JPS61208995A (ja) * | 1985-03-13 | 1986-09-17 | Pioneer Electronic Corp | ドロツプアウト補正回路 |
-
1980
- 1980-10-20 JP JP55146614A patent/JPS5769988A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH032520U (ja) * | 1989-05-26 | 1991-01-11 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5769988A (en) | 1982-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4994906A (en) | Digital luminance/chrominance separation apparatus | |
| US4232330A (en) | Method and system for separating the chrominance and luminance signals in color television signals having quadrature-modulated chrominance subcarriers | |
| US4343017A (en) | Decoding composite PAL television signals | |
| KR840005955A (ko) | 신호 분리 시스템 | |
| EP1202581B1 (en) | Luminance signal and chrominance signal separating circuit | |
| HK62495A (en) | Color difference signal processing system | |
| US4333104A (en) | Color demodulating apparatus with cross-color cancellation | |
| JPS6358437B2 (ja) | ||
| US5014118A (en) | Luminance signal processing circuit using 3 line logical comb filter | |
| JPH04632Y2 (ja) | ||
| JP3110196B2 (ja) | クシ型フィルタ自動調整回路 | |
| KR0141679B1 (ko) | 디지탈 콤필터의 고역 보상회로 | |
| JPS59107691A (ja) | ビデオレコ−ダ | |
| JP2501365B2 (ja) | 再生信号処理回路 | |
| JP3011607B2 (ja) | Ｖｔｒ | |
| JPH079492Y2 (ja) | くし型フィルタ | |
| JPH03187697A (ja) | Ｙｃ分離回路 | |
| JP2868400B2 (ja) | 輝度信号・色信号分離回路 | |
| KR940006624B1 (ko) | 디지탈 영상신호의 y/c분리회로 | |
| JPH04150394A (ja) | クロスカラー軽減回路 | |
| JPS62252284A (ja) | 時間軸補正装置 | |
| JPH06292229A (ja) | 櫛形フィルタ回路 | |
| JPH0287781A (ja) | 輪郭強調回路 | |
| JPH01268294A (ja) | 映像信号処理装置 | |
| JPS6327188A (ja) | 磁気記録再生装置 |