JPS6358520A

JPS6358520A - 携帯可能媒体

Info

Publication number: JPS6358520A
Application number: JP61203361A
Authority: JP
Inventors: Kiyoyoshi Nara; 精悦奈良
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1986-08-29
Filing date: 1986-08-29
Publication date: 1988-03-14

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［発明の目的］（産業上の利用分野）この発明は、たとえばＣＰＵ、データメモリ、内部バッ
テリなどを内蔵し、電卓、時刻などのカード単体で用い
たり、端末機に挿入することにより用いられる多機能の
ＩＣカードなどの携帯可能媒体に関する。

（従来の技術）従来、ＣＰＵ、データメモリ、内部バッテリなどを内蔵
し、電卓、時刻などのカード単体で用いたり、端末機に
挿入することにより用いる多機能のＩＣカードが開発さ
れている。このようなＩＣカードにおいて、端末機と接
続するか否かで、外部電源による電圧により駆動される
か、あるいは内部バッテリによる電圧により駆動される
かの切換えを行う必要がある。この切換えは、外部〒ｕ
源と内部バッテリのそれぞれにダイオードをイ：１加し
、各々のダイオードのカソード側を接続したものが考え
られる。

ところが、上記のようなものでは、電源切換え時に、コ
ンタクト部によって生じる外部電源に対するチャタリン
グがカード内に受入れられ、またカードのコンタクト部
に悪戯をされた場合に、簡ｌｊに電源が切替わるため、
内部回路が誤動作するという問題がある。これにより、
カードの信頼性が低下していた。

（発明が解決しようとする問題点）上記のように、内部回路が誤動作し、信頼性が低下する
という欠点を除去するもので、電源の切換え時に、チャ
タリング、ノイズを除去した電源を受入れることができ
、またいたずらにより電源が切替わることを防止でき、
さらに内部回路の誤動作を防止でき、信頼性の向上が図
れる携帯可能媒体を提供することにある。

［発明の構成］（問題点を解決するための手段）この発明の携帯可能媒体は、制御素子とこの制御素子動
作用の内蔵電源とを有するものにおいて、外部からの電
源が供給されるコンタクト部と、このコンタクト部に外
部からの電源が供給されてから、所定時間経過した後、
上記制御素子の動作用電源を上記内蔵電源から外部から
の電源に切換える切換手段から構成されるものである。

（作用）この発明は、コンタクト部に外部からの電源が供給され
てから、所定時間経過した後、制御素子の動作用電源を
内蔵電源から外部からの電源に切換えるようにしたもの
である。

（実施例）以下、この発明の一実施例について、図面を参照して説
明する。

第３図において、１０は携帯可能媒体としてのＩＣカー
ドであり、種々の機能を存する多機能カードである。た
とえば、後述する端末機を用いて使用するオンライン機
能、ＩＣカード１０が単体で動作するオフライン機能、
および時計のみをカウントしている待ち状態を有してい
る。

上記オフライン機能としては、電卓として使用できる電
卓モード、利用者により用いられている時計による時刻
を表示する時刻表示モード、住所、氏名、電話番号等を
登録したり、読出したりする電子幅モード、あるいはＩ
Ｃカード１０をクレジットカードとして利用する買物モ
ードなどとなっている。

上記ＩＣカード１０の表面にはカードの規格にあった位
置に配置されたコンタクト部１１．２０キーからなるキ
ーボード部１２、このキーボード部１２の上面に配置さ
れ、液晶表示素子で形成される表示部１３、および磁気
発生部材１４が設けられている。

上記コンタクト部１１は、たとえば複数の端子１１ａ〜
ｌｌｈによって構成されている。上記端子１１ａは動作
用の電源電圧（＋５Ｖ、Ｖｃｃ）用、端子１１ｂは接地
用、端子１１ｃはクロック信号用、端子１１ｄはリセッ
ト信号用、端子ｌｉｅ〜ｌｌｈはデータ入出力用となっ
ている。

上記キーボード部１２は処理モードを指定するモードキ
ー（Ｍｌ、Ｍ２、Ｍ３、Ｍ４）１２　ａ。

テンキー１２ｂ１および４則演算キー（ファンクション
キー）１２ｃによって構成されている。

上記モードキー１２ａは、オフライン時、つまりＩＣカ
ード１０のみで処理を行う時、電卓モード（Ｍｌ）、時
刻表示モード（Ｍ２）、電子通帳モード（Ｍ３）　、あ
るいは買物モード（Ｍ４）に対する動作を選択するよう
になっている。

上記表示部１３は、１桁が５×７のドツトマトリクスで
、１６桁表示となっている。

上記磁気発生部材１４は、図示しない読取側の磁気カー
ドリーダ（磁気ヘッド）のトラック位置に合せて、ＩＣ
カード１０の内部に埋設されている。

第４図はＩＣカード１０を扱う端末機たとえばパーソナ
ルコンピュータ等に用いられるＩＣカード読取書込部１
６の外観を示すものである。すなわち、カード挿入口１
７から挿入されたＩＣカード１０におけるコンタクト部
１１と接続することにより、ＩＣカード１０におけるメ
モリのデータを読取ったり、あるいはメモリ内にデータ
を書込むものである。

」二記ＩＣカード読取書込部１６は、パーソナルコンピ
ュータの本体（図示しない）とケーブルによって接続さ
れるようになっている。

また、上記ＩＣカード１０の電気回路は、第５図に示す
ように構成されている。すなわち、上記コンタクト部１
１、通信制御回路２１、リセット制御回路２２、電源制
御回路２３、たとえば３ボルトの内部バッテリ（内蔵電
源）２５、この内部バッテリ２５の電圧値が規定以上で
あるか否かをチェックするバッテリチェック回路２４、
クロック制御回路２６、ＩＭＨ２の発振周波数の信号を
出力する発振器２７、制御用のＣＰＵ　（セントラルφ
プロセッシング・ユニット）２８、制御プログラムが記
録されているプログラムＲＯＭ２９、プログラムワーキ
ング用メモリ３０、暗証番号（たとえば４桁）、および
データなどが記録され、ＦＲＯＭで構成されるデータメ
モリ３１、処理動作中の計時用に用いるタイマ３２、カ
レンダ回路３３、常時、３２．．７６８ＫＨ２の発振周
波数（低周波）の信号を出力している発振器３４、表示
部制御回路３５、上記表示部１３を駆動する表示部ドラ
イバ３６、上記キーボード部１２のキー入力回路として
のキーボードインターフェイス３８、および上記磁気発
生部材１４を制御する磁気発生部材制御回路４０によっ
て構成されている。

上記通信制御回路２１、ＣＰＵ２８、ＲＯＭ２９、プロ
グラムワーキング用メモリ３０、データメモリ３１、タ
イマ３２、カレンダ回路３３、表示部制御回路３５、キ
ーボードインターフェイス３８、および上記磁気発生部
材１４を制御する磁気発生部材制御回路４０は、データ
バス２０によって接続されるようになっている。

上記通信制御回路２１は、受信時つまり上記端末機１６
からコンタクト部１１を介して供給されたシリアルの入
出力信号を、パラレルのデータに変換してデータバス２
０に出力し、送信時つまり′″−“データバス２０から供給されたパラレルのデータをシリア
ルの人出力信号に変換してコンタクト部１１を介して端
末機１６に出力するようになっている。この場合、その
変換のフォーマット内容は、」−記端末機１６と、ＩＣ
カード１ｏとで定められている。

リセット制御回路２２は、オンラインになった際、リセ
ット信号を発生し、ＣＰＵ２８の起動を行うようになっ
ている。

上記電源制御回路２３は、オンラインとなった際、所定
時間経過後に、内部バッテリ２５による駆動から外部電
源駆動に切換え、オフラインとなった際、つまり外部電
圧が低下した際、外部電源による駆動から内部バッテリ
２５による駆動に切換えるものである。

上記クロック制御回路２６は、内部バッテリ２５でカー
ド動作を行うオフラインモードにおいて、スタンバイ時
、つまりキー人力待機時、後述するＩＭＨ２の発振周波
数（高周波）の信号を出力する発振回路６７を停止し、
またＣＰＵ２８へのクロックの供給も停止し、完全なる
停止状態で待機するものである。また、上記クロック制
御回路２６は、停止状態からの発振回路６７の再起動時
、安定発振が行われるまでの５００〜６００ｍ５ｅｃの
間、時計用クロックをＣＰＵ２８用のクロックとして出
力し、第１人カキ−の処理を行わせるようになっている
。

さらに、上記クロック制御回路２６は、オンラインとな
った際、つまりリセット信号が供給された際、安定発振
が行われるまでの５００〜６ｏＯｍｓｅｃの間、時計用
クロックをＣＰＵ２８用のクロックとして出力し、その
後ＩＭＨ２のクロックを出力するようになっている。

上記カレンダ回路３３は、カードの保持者が自由に設定
変更可能な表示用の時計と、たとえばけ界の標準時間を
カードの発行時にセットし、その後、変更不可能な取引
用の時計とを有している。

上記表示部制御回路３５は、上記ＣＰＵ２８から供給さ
れる表示データを内部のＲＯＭで構成されるキャラクタ
ジェネレータ（図示しない）を用いて文字パターンに変
換し、表示部ドライバ３６を用いて表示部１３で表示す
るものである。

上記キーボードインターフェイス３８は、キ−ボード部
１２で入力されたキーに対応するキー人力信号に変換し
てＣＰＵ２ｇに出力するものである。

上記磁気発生部材制゛御回路４０は、買物モードが指定
されている際に、データバス２０を介して供給されるデ
ータおよび読取装置が手動式読取りか自動式読取りかに
対応した駆動レートに応じて、上記磁気発生部材１４を
駆動制御して磁気情報を出力することにより、従来の磁
気ストライブが存在しているのと同じ状態にしているも
のである。

−１−配電源制御回路２３について、第１図を用いて詳
細に説明する。すなわち、インバータ回路５１．５４．
５５、カウンタ５２、Ｄ形フリップフロップ回路（ＦＦ
回路）５３、ＭＯＳＦＥＴで構成される半導体スイッチ
５６．５８、ダイオード５７、および内部バッテリ２５
によって構成されている。

上記カウンタ５２の計数値は、外部電源のチャタリング
の影響を受けない値となっている。上記ダイオード５７
は、電源電圧Ｖｏｕｔの保護用であり、外部からの電源
電圧Ｖｃｃの低下時、半導体スイッチ５６がオンする前
に、電源電圧Ｖｃｃがメモリの駆動電圧より低下した場
合でも、電源電圧Ｖｏｕｔが低下しないように、内部バ
ッテリ２５で保護しているものである。

このような構成おいて、第２図に示すタイミングチャー
トを参照しつつ動作を説明する。すなわち、ＩＣカード
１０が上記端末機１６とコンタクト部１１で接続されて
いない場合、半導体スイッチ５６がオンしているので、
内部バッテリ２５の電源電圧が半導体スイッチ５６を介
して電源制御回路２２の出力Ｖｏｕｔとして各部に印加
される。

また、ＩＣカード１０が上記端末機１６とコンタクト部
１１で接続された場合、外部からの電源電圧Ｖｃｃが半
導体スイッチ５８のゲートに供給されるとともに、クロ
ック信号ＣＬＫがインバータ回路５１を介してカウンタ
５２のクロック端子ｃｋに供給される。これにより、カ
ウンタ５２は計数を開始し、このカウンタ５２の値が所
定値となった時、出力端Ｑｎの出力により、ＦＦ回路５
３をセットする。このＦＦ回路５３のセット出力Ｑによ
り、半導体スイッチ５８のゲートに“０”信号が供給さ
れ、半導体スイッチ５６のゲートに“１“信号が供給さ
れ、半導体スイッチ５８がオンし、半導体スイッチ５６
がオフする。したがって、外部からの電源電圧Ｖｃｃが
半導体スイッチ５８を介して電源制御回路２２の出力Ｖ
ｏｕｔとして各部に印加される。

なお、オンライン状態からオフライン状態に戻具る時、外部かり電源電圧Ｖｃｃが低下したとき、リセッ
ト制御回路２２からリセット信号が出力される。これに
より、そのリセット信号により、カウンタ５２、ＦＦ回
路５３がリセットされる。すると、半導体スイッチ５８
のゲートに“１“信号が供給され、半導体スイッチ５６
のゲートに０゜信号が供給され、半導体スイッチ５８が
オフし、半導体スイッチ５６がオンする。したがって、
内部バッテリ２５の電源電圧が半導体スイッチ５６を介
して電源制御回路２２の出力Ｖｏｕｔとして各部に印加
される。

」二記したように、オフライン状態からオンライン状態
になる時、つまり内部バッテリ２５による電圧を出力す
る状態から端末機１６からの電圧を出力する状態に移る
時、端末機１６から供給されるクロックにより所定時間
が経過した際に、上記切換えを行うようにしている。こ
れに°より、端末機１６からの電圧が安定してから出力
できるようになっている。つまり、チャタリング、ノイ
ズが除去されて出力されるようになっている。

したがって、上記のような電源の切換え時に、チャタリ
ング、ノイズを除去した電源をＩＣカード１０内に受入
れることができる。また、いたずらにより電源が切替わ
ることを防止できる。これにより、内部回路の誤動作を
防止でき、信頼性の向上が図れる。

上記クロック制御回路２６について、第６図を用いて詳
細に説明する。すなわち、上記ＣＰＵ２８からの停止信
号ＨＡＬＴはＦＦ回路６２のクロック入力端ｃｋに供給
される。このＦＦ回路６２のセット出力は、ＦＦ回路６
３のデータ入力端りに供給され、このＦＦ回路６３のク
ロック入力端ｃｋには上記ＣＰＵ２８からのマシンサイ
クル信号Ｍ１が供給される。上記ＦＦ回路６２．６３は
停止モードタイミング用となっている。上記ＦＦ回路６
３のセット出力は、ＦＦ回路６４のデータ入力端りに供
給され、このＦＦ回路６４のクロック入力端ｃｋには上
記カレンダ回路３３からの３２．７６３ＫＨ２の時計用
のクロックが供給される。上記ＦＦ回路６４のリセット
出力は、ＦＦ回路６５のデータ入力端りに供給され、こ
のＦＦ回路６５のクロック入力端ｃｋには上記カレンダ
回路３３からの３２．７６３ＫＨ２の時計用のクロック
が供給される。上記ＦＦ回路６５はクロック発振停止用
となっている。上記ＦＦ回路６５のセット出力は、ナン
ド回路６６の一端に供給され、このナンド回路６６の出
力端と他端との間には発振回路６７が接続されている。

また、上記ＣＰＵ２８からのキー人力割込み信号、およ
び」二記リセット制御回路２２からのリセット信号は、
オア回路６１を介して上記ＦＦ回路６２．６３．６４の
リセット入力端Ｒに供給されるとともに、上記ＦＦ回路
６５のセット入力端Ｓに供給される。

上記発振回路６７は、上記ＩＭＨ２の発振周波数を有す
る発振器２７、抵抗６８、コンデンサ７０．７１によっ
て構成されている。

上記ナンド回路６６の出力は、インバータ回路７２を介
してＦＦ回路７４のクロック入力端Ｃｋに供給され、ま
たインバータ回路７２．７３を介してナンド回路７５の
一端に供給される。

また、上記リセット制御回路２２からのリセット信号は
ＦＦ回路７６のセット入力端Ｓに供給され、このＦＦ回
路７６のクロック入力端ｃｋには後述するオア回路８４
の出力が供給されている。

また、上記ＦＦ回路７６のデータ入力端Ｄ５リセット入
力端Ｒには、上記ＣＰＵ２８からのクロック選択信号が
供給されている。上記ＦＦ回路７６のセット出力はＦＦ
回路７７のデータ入力端りに供給され、このＦＦ回路７
７のクロック入力端Ｃｋには上記力レンダ回路３３から
の３２．７６３ＫＨ２の時計用のクロックが供給される
。上記ＦＦ回路７７のセット出力はナンド回路７９の一
端に供給され、このナンド回路７９の他端には上記カレ
ンダ回路３３からの３２．７６３ＫＨ２の時計用のクロ
ックがインバータ回路７８を介して供給される。上記ナ
ンド回路７９の出力はナンド回路８０の一端に供給され
る。

また、」二足ＦＦ回路７７のリセット出力は」二足ＦＦ
回路７４のデータ入力端りに供給され、このＦＦ回路７
４のセット出力はナンド回路７５の他端に供給される。

上記ＦＦ回路７４はクロック切換用となっている。

上記ナンド回路７５．７９の出力がナンド回路８０に供
給され、このナンド回路８０の出力はＦＦ回路８１．８
３のクロック入力端ｃｋに供給され、上記ＦＦ回路８１
のデータ入力端には上記ＦＦ回路６３のセット出力がイ
ンバータ回路８２を介して供給される。

上記ＦＦ回路８１のセット出力、および上記ＦＦ回路８
３のリセット出力はオア回路８４を介して上記ＦＦ回路
７６のクロック入力端ｃｋに出力する。

また、上記ＦＦ回路８３のセット出力はナンド回路８６
の一端に供給され、このナンド回路８６の他端には上記
アンド回路８０の出力がインバータロ路８５を介して供
給される。上記ナンド回路８６の出力は、クロック信号
として上ｔ６　ｃ　Ｐ　Ｕ２８へ出力されるようになっ
ている。

このような構成において動作を説明する。まず、停止状
態について説明する。すなわち、上記ＣＰＵ２８からク
ロック選択信号として“１　“が供給されている。これ
により、ＦＦ回路７６．７７がセットしている。これに
より、時計用クロック（３２，７６８ＫＨｚ）はインバ
ータ回路７８、ナンド回路７９．８０を介して、ＦＦ回
路８１．８２、およびインバータ回路８５に導かれてい
る。

次に、停止状態からの再起動について説明する。

すなわち、上記ＣＰＵ２８からキー人力割込み信号が供
給される。するとＦＦ回路６２．６３、６４がリセット
し、ＦＦ回路６５がセットする。

二のＦＦ回路６５のセット出力により発振回路６７をイ
ネーブル状態とする。これにより、発振回路６７は発振
を再開子る。

また、上記ＦＦ回路６３のリセットにより、ＦＦ回路８
１のデータ入力端りには“１“が供給されている。これ
により、上記ナンド回路８０の出力により、ＦＦ回路８
１．８３がセ・ソトし、ナンド回路８６のゲートを開く
。したがって、インバータ回路８５からの時計用クロッ
クがナンド回路８６を介してＣＰＵ２８に出力されてい
る。

このとき、発振回路６７が安定発振するまで、通常５０
０〜６００ｍ５ｅｃ必要となっている。

これにより、ＣＰＵ２８は、キー人力割込み信号を出力
してから、５００〜６００ｍ５ｅｃ後に、クロック選択
信号として“０“をＦＦ回路７６のデータ入力端りに供
給する。これにより、ＦＦ回路７６．７７がリセットし
、ＦＦ回路７７のリセット出力つまり“１“信号がＦＦ
回路７４のデータ入力端りに供給される。

またこのとき、発振回路６７によるクロック（Ｉ　ＭＨ
Ｚ）がインバータ回路７２を介してＦＦ回路７４のクロ
ック入力端に供給されている。

したがって、ＦＦ回路７４がセットし、このセット出力
によりナンド回路７５のゲートが開く。

この結果、発振回路６７によるクロック（ＩＭＨ２）は
、インバータ回路７２．７３、ナンド回路７５．８ｏ、
インバータ回路８５、およびナンド回路８６を順次介し
てＣＰＵ２８に出力されている。

これにより、クロック選択信号を“０“とすることによ
り、ＦＦ回路７４で同期がとられ、時計用クロックから
高速処理用クロックに切替わるようになっている。

次に、処理を終了し、停止状態（スタンバイ状態）とす
る場合について説明する。すなわち、クロック選択信号
を“１“とすることにより、ＦＦ回路７６．７７がセッ
トし、ＦＦ回路７７のセット出力つまり°１“信号がナ
ンド回路７９に供給され、ナンド回路７９のゲートが開
いている。したがって、時計用クロックは、インバータ
回路７８、ナンド回路７９．８０、インバータ回路８５
、およびナンド回路８６を順次介してＣＰＵ２８に出力
される。

この結果、再び時計用クロックがＣＰＯ２８に出力され
る。

ついで、ＣＰＵ２８から停止信号がＦＦ回路６２のデー
タ入力端りに供給される。すると、ＦＦ回路６２がセッ
トし、このセット出力がＦＦ回路６３のデータ入力端り
に供給される。そして、ＣＰＵ２８からのマシンサイク
ル信号Ｍ１により、ＦＦ回路６３がセットし、ＦＦ回路
８１のデータ入力端りに“０“信号が供給される。これ
により、ＦＦ回路６３のセット出力をＦＦ回路８１．８
３で２パルス分送らせた後、ナンド回路８６のゲートを
閉じることにより、ＣＰＵ２８へのクロックの出力を停
止する。これにより、ＣＰＵ２８を停止状態としている
。

また、上記ＦＦ回路６３のセット出力はＦＦ回路６４．
６５で２パルス分送らせた後、ナンド回路６６のゲート
を閉じることにより、発振回路６７による発振を停止し
ている。

これにより、上記ＣＰＵ２８へのクロックの出力を停止
した後、発振回路６７を停止している。

このように、上記クロック制御両回路２６は、発振器２
７による水晶の発振の立上がりをカバーするために、時
計用クロックとＩＭＨ２用クロツクロック果的に切換え
るようにしている。

上記カレンダ回路３３について、第７図を用いて詳細に
説明する。すなわち、３２．７６８ＫＨ２の発振器３４
の発振出力を分周することにより、１秒ごとの信号を出
力端ａ、ｂから出力する分周回路９１、この分周回路９
１の出力端ａからの信号を計数することにより、１０秒
ごとに信号を出力するカウンタ９２、このカウンタ９２
からの信号を計数することにより、６０秒つまり１分ご
とに信号を出力するカウンタ９３、このカウンタ９３か
らの信号を計数することにより、１０分ごとに信号を出
力するカウンタ９４．、このカウンタ９４からの信号を
計数することにより、６０分つまり１時間ごとに信号を
出力するカウンタ９５、このカウンタ９５からの信号を
計数することにより、２４時間つまり１日ごとに信号を
出力するカウンタ９６、上記分周回路９１の出力端すか
らの信号を計数することにより、１０秒ごとに信号を出
力するカウンタ９７、このカウンタ９７からの信号を計
数することにより、６０秒つまり１分ごとに信号を出力
するカウンタ９８、このカウンタ９８からの信号を計数
することにより、１０分ごとに信号を出力するカウンタ
９９、このカウンタ９９からの信号を計数することによ
り、６０分つまり１時間ごとに信号を出力するカウンタ
１００、このカウンタ１００からの信号を計数すること
により、２４時間つまり１日ごとに信号を出力するカウ
ンタ１０１から構成されている。

ここに、上記カウンタ９２〜９６により秒、分、時を計
数する取引用の時計が構成され、上記カウンタ９７〜１
０１により秒、分、時を計数する表示用の時計が構成さ
れている。年月日および曜日は、２４時間ごとのカウン
タ９６．１０１からの信号により、上記ＣＰＵ２８へ割
込み要求を出力する。これにより、ＣＰＵ２８はデータ
メモリ３１を用いて対応するエリアの年月日および曜日
を更新する。また、２つの時計は、第８図に示すように
、基顯となる１秒のクロックの位相をずらしているため
、同時に割込みが発生しないようになっている。

−に記磁気発生部材制御回路４０について、第９図を用
いて詳細に説明する。すなわち、上記ＣＰＵ２８からデ
ータバス２０を介して供給されるコマンドデータはコマ
ンド用のＦＦ回路１１０に供給される。このＦＦ回路１
１０は４つＯＦＦ回路からなり、データバス２０から供
給されるコマンドデータに応じて、出力端１１０ａから
第１トラツクに対する駆動レートに対応したクロック選
択信号、出力端１１０ｂからスタート信号、あるいは出
力端１１０Ｃから第２トラツクに対する駆動レート（ミ
対応したクロック選択信号、出力端１１０ｄからスター
ト信号を出力するものである。

上記ＦＦ回路１１０のクロック入力端ｃｐには、上記Ｃ
ＰＵ２８からのコマンドライトスタート信号が供給され
ている。上記駆動レートに対応したクロック選択信号は
、端末機の種類が手動式読取りか自動式読取りかを示す
ものである。

上記ＦＦ回路１１０の出力端１’ｌＯａから出力される
クロック選択信号は、選択回路１１１の入力端Ｓに供給
される。この選択回路１１１の入力端Ａには図示しない
発振器から周波数が８ＫＨｚの信号が供給され、入力端
Ｂには図示しない発振器から周波数が４ＫＨ２の信号が
供給されている。

上記選択回路１１１は、上記ＦＦ回路１１０からのクロ
ック選択信号に応じて、端末機の種類が手動式読取りの
場合、入力端Ａの信号を選択し、出力端Ｙから出力し、
端末機の種類が自動式読取りの場合、入力端Ｂの信号を
選択し、出力端Ｙから出力するようになっている。

上記ＦＦ回路１１０の出力端１１０ｂから出力されるス
タート信号、および上記選択回路１１１の出力は、タイ
ミング回路１１２に供給される。

このタイミング回路１１２は、７進クロツクを発生し、
パラレル／シリアル変換回路１１５のクロック入力端ｃ
ｐに供給ｄＳ最初のクロックをロード信号としてパラレ
ル／シリアル変換回路１１５のロード入力端りに供給す
る。また、上記タイミング回路１１２は、データ“０“
用クロック、データ“１“用クロックを選択回路１１６
に供給している。

また、上記ＣＰＵ２８からデータバス２ｏを介して供給
される磁気データはデータラッチ回路１１３に供給され
、このデータラッチ回路１１３には、ＣＰＵ２８からデ
ータライトスタート信号が供給されている。上記データ
ラッチ回路１１３は、ＣＰＵ２８からデータライトスタ
ート信号が供給された際、上記データバス２０から供給
される７ビツトずつの磁気データをラッチするものであ
る。

上記データラッチ回路１１３にラッチされたデータは７
ビツト用のパラレル／シリアル変換回路１１５のデータ
入力端ＩＮに供給される。上記パラレル／シリアル変換
回路１１５は、供給されるロード信号により、上記デー
タラッチ回路１１３からのデータをロードし、このロー
ドされたデータを順にシフトし、１ビツトずつの１Ｒ号
（“１“信号あるいは°０“信号）に変換して出力する
ようになっている。

上記パラレル／シリアル変換回路１１５の出力は、選択
回路１１６の入力端Ｓに供給される。この選択回路１１
６は、入力端Ｓに“１　“信号が供給された場合、上記
タイミング回路１１２から供給されるデータ゛１　°用
クロックを選択して出力し、入力端Ｓに“０“信号が供
給された場合、上記タイミング回路１１２から供給され
るデータ“０°用クロツクを選択して出力するようにな
っている。上記選択回路１１６の出力はＪ−ＫＦＦ回路
１１７に供給され、このＪ−ＫＦＦ回路１１７のセット
出力、リセット出力はドライバ１１８に供給されるよう
になっている。

このドライバ１１８は、上記ＦＦ回路１１７からの信号
に応じて磁気発生部材４１ａを駆動することにより、磁
界を発生しているものである。たとえば、上記ＦＦ回路
１１７がセットされている場合、矢印Ｃに示すような磁
界を発生し、リセットされている場合、矢印ｄに示すよ
うな磁界を発生するようになっている。

なお、上記磁気発生部材制御回路４０における、要部の
タイミングチャートは第１０図に示すようになっている
。

上記選択回路１１６において、第１１図に示すように、
データｍ１“と°０°に対して、クロックのサイクルが
、１：２の比率となっている。このクロックでＪ−ＫＦ
Ｆ回路１１７を反転モードで動かすことにより、磁気デ
ータとして必要なフォーマットの“１°、°０°信号が
得られ、磁気発生部材４１ｇを駆動するようになってい
る。

また、上記ＣＰυ２８からのデータライトスタート信号
はインバートされて空検知用のＦＦ回路１１４のセット
入力端に供給され、このＦＦ回路１１４のリセット入力
端には、上記タイミング回路１１２からの最初のクロッ
クがインバートされて供給されている。これにより、上
記データラッチ回路１１３のデータが１１５にロードさ
れた場合、ＦＦｌ１路１１４がセットし、このＦＦ回路
１１４のセット出力つまりバッファエンプティ信号が上
記ＣＰＵ２８に供給される。

これにより、上記ＣＰＯ２８は、次のデータセ・ット可
能状態であると判断し、次のデータをデータラッチ回路
１１３に出力する。このように、ＣＰＵ２Ｒは空検知用
ＦＦ回路１１４の出力をセンスしながら、データを順に
セットし、すべてのデータを出力した後、コマンドライ
トスタート信号、データライトスタート信号をオフにす
るようになっている。これにより、タイミング回路１１
２による信号の発生が停止し、動作終了となる。

なお、上記各回路１１１〜１１８は、第１トラツク用の
回路であり、第２トラツク用のの回路も上記同様に選択
回路１１９、タイミング回路１２０、デークラッチ回路
１２１、空検知用ＦＦ回路１２２、パラレル／シリアル
変換回路１２３、選択回路１２４、Ｊ−ＫＦＦ回路１２
５、およびドライバ１２６によって構成されている。但
し、タイミング回路１２０が５道で動作する箇所が異な
っている。

上記したように、磁気発生部材制御回路４０は、上記Ｃ
Ｐυ２８から供給される所定のクレジットカードの磁気
データに応じて磁界を発生することにより、読取装置側
の磁気ヘッド（図示しない）には、従来の磁気ストライ
ブを読取った場合と同じ信号が供給されるようになって
いる。

次に、このような構成において動作を説明する。

まず、カード単体で用いるオフライン機能について説明
する。すなわち、モードキー１２ａつまりＭ１キーによ
り、電卓モードを指定した場合、テンキー１２ｂと四則
演算キー１２ｃとによる電卓として使用することができ
る。　　。

また、モードキー１２ｇつまりＭ２キーにより、時刻表
示モードを指定した場合、ＣＰＵ２８は上記カレンダ回
路３３内のカウンタ９７、〜１０１から表示用時計に対
する秒、分、時を読出し、またデータメモリ３１から表
示用時計に対する年月日および曜日を読出し、指定され
たフォーマ・ソトに変換し、表示部制御回路３５に出力
する。これにより、表示部制御回路３５は、内部のキャ
ラクタジェネレータ（図示しない）を用いて文字パター
ンに変換し、表示部ドライバ３６を用いて表示部１３で
表示する。

また、モードキー１２ａつまりＭ３キーにより、電子幅
モードを指定した場合、ＣＰＵ２８はデータメモリ３１
に記憶されている住所、氏名、電話番号等を読出し、上
記表示部１３で表示する。また、上記住所、氏名等を電
子幅に登録する場合、たとえばテンキー１２ｂを用いて
行っている。すなわち、ｒＡＪは「１．１」、ｒＢＪは
「１．２」、ｒＣＪは「１．３」、ｒＤＪは「２．１」
、・・・を投入することにより、指定できるようになっ
ている。

また、モードキー１２８つまりＭ４キーにより、買物モ
ードを指定した場合、続けて契約クレジットカードの種
類、および出力端末の種類つまり読取りが手動式か自動
式かを選択する。すると、ＣＰＵ２８は、データメモリ
３１より上記選択されたクレジットに対応するデータ（
７２キヤラクタ）を読出し、磁気発生部材制御回路４０
に出力する。また、ＣＰＵ２８は、上記手動式か自動式
かの選択に対応した駆動レートを磁気発生部材制御回路
４０に出力する。さらに、ＣＰＵ２８はコマンドデータ
、コマンドライトスタート信号、データライトスタート
信号を磁気発生部材制御回路４０に出力する。

これにより、磁気発生部材制御回路４０は、」−記クレ
ジットの磁気データに応じた磁界を磁気発生部材４１ａ
から発生することにより、読取装置側の磁気ヘッド（図
示しない）に、従来の磁気ストライプを読取った場合と
同じ信号が供給される。

この結果、買物モードでは、従来のクレジットカードと
して使用できるようになっている。

次に、ＩＣカード１０を端末機１６に挿入することによ
り用いるオンライン機能について説明する。すなわち、
ＩＣカード１０を端末機１６の挿入口１７に挿入する。

すると、ＩＣカード１０が受入れられ、端末機１６内部
の接続部とＩＣカード１０のコンタクト部１１が接続さ
れる。これにより、コンタクト部１１を介して外部から
の電源電圧が供給されると、ｍｉ制御回路２３は上述し
たように、内部バッテリ２５による駆動から外部からの
電源電圧の駆動に切換える。また、リセット制御回路２
２はリセット信号を発生し、ＣＰＵ２８を起動する。こ
の起動の後、ＣＰＵ２８はオンラインで動作しているこ
とを確認した場合、プログラムＲＯＭ２９の内容にした
がってオンライン処理を行う。このオンライン処理とし
ては、端末機１６とＩＣカード１０との間でデータ更新
を行なうことにより、データの交換を行ったり、ＩＣカ
ード１０内に新しいデータを書込むようになっている。

なお、前記実施例では、ＩＣカードを用いたが、これに
限らず、データメモリと制御素子とを有し、選択的に外
部から入出力を行うものであれば良く、形状もカード状
でなく、棒状など他の形状であっても良い。

〔発明の効果］以上詳述したようにこの発明によれば、電源切換え時に
、チャクリング、ノイズを除去した電源を受入れること
ができ、またいたずらにより電源が切替わることを防止
でき、さらに内部回路の誤動作を防止でき、信頼性の向
上が図れる携帯可能媒体を提供できる。

【図面の簡単な説明】

図面はこの発明の一実施例を説明するためのもので、第
１図は電源制御回路の構成例を示す図、第２図は第１図
における要部の動作を説明するだめのタイミングチャー
ト、第３図はＩＣカードの構成を示す平面図、第４図は
ＩＣカードを取扱う端末機を示す図、第５図はＩＣカー
ド２の電気回路の概略構成を示す図、第６図はクロック
制御回路の構成を示す図、第７図はカレンダ回路の概略
構成ブロック図、第８図は分周回路からの信号の出力タ
イミングを示す図、第９図は磁気発生部材制御回路の構
成例を示す図、第１０図および第１１図は第９図におけ
る要部の動作を説明するためのタイミングチャートであ
る。１０・・・ＩＣカード（携帯可能媒体）、１１・・・コ
ンタクト部、１２・・・キーボード部、１３・・・表示
部、１４・・・磁気発生部材、１６・・・端末機、２１
・・・通信制御回路、２３・・・電源制御回路、２５・
・・内部バッテリ（内蔵電源）、２６・・・クロック制
御回路、２７・・・発振器、２８・・・ＣＰＵ　（制御
素子）、３１・・・データメモリ、３３・・・カレンダ
回路、３４・・・発振器、３８・・・キーボードインタ
ーフェース、４０・・・磁気発生部材制御回路、５２・
・・カウンタ、５６．５８・・・半導体スイッチ、６７
・・・発振回路。出願人代理人　弁理士　鈴　江　武　彦第　１　図第　２　図絹１０図絹１１図

Claims

【特許請求の範囲】

（１）制御素子とこの制御素子動作用の内蔵電源とを有
する携帯可能媒体において、外部からの電源が供給されるコンタクト部と、このコン
タクト部に外部からの電源が供給されてから、所定時間
経過した後、上記制御素子の動作用電源を上記内蔵電源
から外部からの電源に切換える切換手段と、を具備したことを特徴とする携帯可能媒体。
（２）キーボード、表示部、あるいは時計機能を有して
いる多機能なものであることを特徴とする特許請求の範
囲第１項記載の携帯可能媒体。
（３）切換手段の切換えが、外部からコンタクト部を介
して供給されるクロックを計数し、この計数値が所定値
となった際に行われることを特徴とする特許請求の範囲
第１項記載の携帯可能媒体。