JPS6359010A - リミツタ - Google Patents
リミツタInfo
- Publication number
- JPS6359010A JPS6359010A JP62204305A JP20430587A JPS6359010A JP S6359010 A JPS6359010 A JP S6359010A JP 62204305 A JP62204305 A JP 62204305A JP 20430587 A JP20430587 A JP 20430587A JP S6359010 A JPS6359010 A JP S6359010A
- Authority
- JP
- Japan
- Prior art keywords
- limiter
- input signal
- level
- coupled
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000000630 rising effect Effects 0.000 claims description 3
- 230000003321 amplification Effects 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 238000010276 construction Methods 0.000 description 1
- 230000001066 destructive effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
- H03K5/08—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
この発明は、一般に信号処理回路、特にリミッ夕に関す
るものである。
るものである。
［従来の技術とその問題点］
大抵の制御装置は、制御装置によって作動される出力装
置の危険な動作と破滅的な動作との少なくとも一方を防
止するためのリミッタを利用する。
置の危険な動作と破滅的な動作との少なくとも一方を防
止するためのリミッタを利用する。
例えば、ブーラント （Ｂ ｕｒａｎｄｔ）他の米国特
許第４．４８７，１０９号明細書には、抑制装置間また
は限界間で転置できる回転耕盤または動揺体を有する水
圧動カニニットのための制御装置が開示されている。こ
の装置では、動揺体と抑制装置の破滅的な接触を防止す
ることが望ましい。この状態は、“機械的飽和パと呼ば
れ、制御装置の回路に電気的飽和を導入することによっ
て避けられ得る。これが達成され得る１つの方法は、制
御装置への入力であるコマンド信号の大きさを制限する
リミッタを利用することである。
許第４．４８７，１０９号明細書には、抑制装置間また
は限界間で転置できる回転耕盤または動揺体を有する水
圧動カニニットのための制御装置が開示されている。こ
の装置では、動揺体と抑制装置の破滅的な接触を防止す
ることが望ましい。この状態は、“機械的飽和パと呼ば
れ、制御装置の回路に電気的飽和を導入することによっ
て避けられ得る。これが達成され得る１つの方法は、制
御装置への入力であるコマンド信号の大きさを制限する
リミッタを利用することである。
大抵のリミッタは静止型であって、所定の上側飽和（ま
たはカットオフ）点と下側飽和（またはカットオフ）点
との間で線型増幅を行い、出力電圧は入力電圧が上側飽
和（カットオフ）点よりも高い時に第１の所定値に制限
されるが、入力電圧が下側飽和（カットオフ）点よりも
低い時に第２の所定値に制限される。そのようなリミッ
タは、飽和点が不変であるので、出力装置が機械的飽和
を受ける危険が無い時でさえ出力装置を作動する制御信
号を必然的に制限する。これは出力装置の応答時間を不
所望に長引かせることになり、次いで速い応答時間を要
する用途において制御装置全体を不適にするかもしれな
い。
たはカットオフ）点と下側飽和（またはカットオフ）点
との間で線型増幅を行い、出力電圧は入力電圧が上側飽
和（カットオフ）点よりも高い時に第１の所定値に制限
されるが、入力電圧が下側飽和（カットオフ）点よりも
低い時に第２の所定値に制限される。そのようなリミッ
タは、飽和点が不変であるので、出力装置が機械的飽和
を受ける危険が無い時でさえ出力装置を作動する制御信
号を必然的に制限する。これは出力装置の応答時間を不
所望に長引かせることになり、次いで速い応答時間を要
する用途において制御装置全体を不適にするかもしれな
い。
リミッタの上側飽和点と下側飽和点がダイナミックに制
御されるダイナミック・リミッタが考案された。これは
、リミッタへの制御入力としてダイナミックに変化し得
る電源を利用することによって達成される。そのような
リミッタはブーデッ） （１３Ｈｕｄｅｔｔｅ）の米国
特許第３，９９９，０８４号明細書に開示されている。
御されるダイナミック・リミッタが考案された。これは
、リミッタへの制御入力としてダイナミックに変化し得
る電源を利用することによって達成される。そのような
リミッタはブーデッ） （１３Ｈｕｄｅｔｔｅ）の米国
特許第３，９９９，０８４号明細書に開示されている。
しかしながら、ブープツト特許は、リミッタが例えば増
幅器であり得る以外、可変電圧電源の詳しい構成を開示
しない。可変電圧電源によって発生される信号の性質に
ついては全く開示されないし示唆されていないのみなら
ず、そのようなリミッタが使用され得るどんな形式の回
路も開示ないし示唆されていない。
幅器であり得る以外、可変電圧電源の詳しい構成を開示
しない。可変電圧電源によって発生される信号の性質に
ついては全く開示されないし示唆されていないのみなら
ず、そのようなリミッタが使用され得るどんな形式の回
路も開示ないし示唆されていない。
更に、ブープツト特許のリミッタは多数の演算増幅器を
使用し、従って回路構成が比較的複雑である。
使用し、従って回路構成が比較的複雑である。
この発明は、設計が簡単で、しかも静的動作またはダイ
ナミック動作をし得るリミッタを提供することにある。
ナミック動作をし得るリミッタを提供することにある。
［問題点を解決するための手段］
この発明に係るリミッタは、唯一の演算増幅器と、この
演算増幅器への入力信号を第１のレベルにクランプして
前記入力信号がそのような第１のレベルを実質的に超え
て上昇できないようにするための第１のクランプ回路と
、前記入力信号を前記第１のレベルよりも小さい第２の
レベルにクランプして前記入力信号が前記第２のレベル
を実質的に超えて下降できないようにするための第２の
クランプ回路とを含む。演算増幅器は、クランプされた
入力信号を受ける入力端子、および前記クランプされた
入力信号の増幅信号である出力信号が発生される出力端
子を含む。
演算増幅器への入力信号を第１のレベルにクランプして
前記入力信号がそのような第１のレベルを実質的に超え
て上昇できないようにするための第１のクランプ回路と
、前記入力信号を前記第１のレベルよりも小さい第２の
レベルにクランプして前記入力信号が前記第２のレベル
を実質的に超えて下降できないようにするための第２の
クランプ回路とを含む。演算増幅器は、クランプされた
入力信号を受ける入力端子、および前記クランプされた
入力信号の増幅信号である出力信号が発生される出力端
子を含む。
第１と第２のクランプ回路の各々は、ダイオード、およ
びこのダイオードに結合されて第１または第２のレベル
を決定するためのバイアス回路を含む。この発明の望ま
しい実施例では、各バイアス回路は、第１と第２のレベ
ルを変えるために手動で調節可能なポテンシオメータを
含む。更に、ダイナミック制限がなされ得るように可変
電圧電源は各ポテンシオメータに結合され得る。伝達関
数を事実上任意所望に制限するように増幅器の利得を調
節するための手段も設けられ得る。
びこのダイオードに結合されて第１または第２のレベル
を決定するためのバイアス回路を含む。この発明の望ま
しい実施例では、各バイアス回路は、第１と第２のレベ
ルを変えるために手動で調節可能なポテンシオメータを
含む。更に、ダイナミック制限がなされ得るように可変
電圧電源は各ポテンシオメータに結合され得る。伝達関
数を事実上任意所望に制限するように増幅器の利得を調
節するための手段も設けられ得る。
［実施例コ
第１図において、この発明に係るリミッタ１０は、反転
入力端子−および非反転入力端子子並びに出力端子１８
を有する唯一の演算増幅器（すなわちオペ・アンプ）Ｕ
ｌを含む。反転入力端子−は、制限されるべきアナログ
信号を第１の抵抗Ｒ１および第２の抵抗Ｒ２を通じて受
ける。増幅器入力信号は、抵抗Ｒ１とＲ２の接続点１２
に発生される。この接続点１２は、増幅器入力信号を第
１、第２のレベルにクランプするそれぞれ第１、第２の
クランプ回路１４．１６に結合されている。
入力端子−および非反転入力端子子並びに出力端子１８
を有する唯一の演算増幅器（すなわちオペ・アンプ）Ｕ
ｌを含む。反転入力端子−は、制限されるべきアナログ
信号を第１の抵抗Ｒ１および第２の抵抗Ｒ２を通じて受
ける。増幅器入力信号は、抵抗Ｒ１とＲ２の接続点１２
に発生される。この接続点１２は、増幅器入力信号を第
１、第２のレベルにクランプするそれぞれ第１、第２の
クランプ回路１４．１６に結合されている。
すなわち、第１のクランプ回＃ｒ１４は接続点１２での
増幅器入力信号が第１のレベルを事実上超えて上昇する
のを防止するが、第２のクランプ回路１６は接続点１２
に現れる増幅器入力信号が第２のレベルを事実上超えて
下降するのを防止する。
増幅器入力信号が第１のレベルを事実上超えて上昇する
のを防止するが、第２のクランプ回路１６は接続点１２
に現れる増幅器入力信号が第２のレベルを事実上超えて
下降するのを防止する。
第１のレベルと第２のレベルは実際には互いに反対の極
性であるが、もちろんこうする必要はない。
性であるが、もちろんこうする必要はない。
アナログ信号電圧が変化する場合でさえ、一方のダイオ
ードＤ１、Ｄ２が導通している時には、抵抗Ｒ１が増幅
器入力信号電圧を一定にさせる。
ードＤ１、Ｄ２が導通している時には、抵抗Ｒ１が増幅
器入力信号電圧を一定にさせる。
演算増幅器Ｕ１は、その反転入力端子−に接続点１２で
のクランプされた増幅器入力信号を受け、かつクランプ
された入力信号の増幅反転信号である出力をライン１８
に発生する。
のクランプされた増幅器入力信号を受け、かつクランプ
された入力信号の増幅反転信号である出力をライン１８
に発生する。
第１のクランプ回路１４は、接続点１２に結合されたダ
イオードＤ１、およびこのダイオードＤ１に結合された
第１のバイアス回路２０を含む。
イオードＤ１、およびこのダイオードＤ１に結合された
第１のバイアス回路２０を含む。
この第１のバイアス回路２０は、第３の抵抗Ｒ３と第４
の抵抗Ｒ４の間に結合された第１の手動調節可能なポテ
ンシオメータＶＲＩを含む。第１のバイアス回路２０は
、一端がアースされかつ他端が電圧＋ＶＲＥＦを発生す
る第１の電源へ制御入力端子３０で結合されている。
の抵抗Ｒ４の間に結合された第１の手動調節可能なポテ
ンシオメータＶＲＩを含む。第１のバイアス回路２０は
、一端がアースされかつ他端が電圧＋ＶＲＥＦを発生す
る第１の電源へ制御入力端子３０で結合されている。
同様に、第２のクランプ回路１６は、接続点１２と第２
のバイアス回路２２の間に結合されているクランプ用ダ
イオードＤ２を含む。第２のバイアス回路２２は、第５
の抵抗Ｒ５と第６の抵抗Ｒ６の間に結合された第２の手
動調節可能なポテンシオメータＶＲ２を含む。第２のバ
イアス回路２２は、その一端がアースされかつその他端
が電圧−ＶＲＥＦを発生する第２の電源へ制御入力端子
３２で結合されている。
のバイアス回路２２の間に結合されているクランプ用ダ
イオードＤ２を含む。第２のバイアス回路２２は、第５
の抵抗Ｒ５と第６の抵抗Ｒ６の間に結合された第２の手
動調節可能なポテンシオメータＶＲ２を含む。第２のバ
イアス回路２２は、その一端がアースされかつその他端
が電圧−ＶＲＥＦを発生する第２の電源へ制御入力端子
３２で結合されている。
演算増幅器Ｕ１の非反転入力端子子は第７の抵抗Ｒ７を
介してアースされている。第３のポテンシオメータＶＲ
３は、演算増幅器Ｕ１の制御入力端子に結合され、その
オフセットバイアスを調節する。
介してアースされている。第３のポテンシオメータＶＲ
３は、演算増幅器Ｕ１の制御入力端子に結合され、その
オフセットバイアスを調節する。
リミッタ１０の動作中、接続点１２での電圧はポテンシ
オメータＶＲＩのワイノイーに発生した電圧よりも１ダ
イオ一ド電圧降下分だけ高い値に制限される。同様に、
接続点１２での電圧はポテンシオメータＶＲ２のワイパ
ーに発生した電圧よりも１ダイオ一ド電圧降下分だけ低
い値に制限される。これら上限と下限の間の電圧に対し
、リミッタ１０は線型増幅器として働く。
オメータＶＲＩのワイノイーに発生した電圧よりも１ダ
イオ一ド電圧降下分だけ高い値に制限される。同様に、
接続点１２での電圧はポテンシオメータＶＲ２のワイパ
ーに発生した電圧よりも１ダイオ一ド電圧降下分だけ低
い値に制限される。これら上限と下限の間の電圧に対し
、リミッタ１０は線型増幅器として働く。
第４のポテンシオメータＶＲ４は、演算増幅器Ｕ１の出
力端子１８と反転入力端子−の間に結合されている。ポ
テンシオメータＶＲ４のワイパーは手動調節可能であり
、演算増幅器Ｕ１によって実施された線型増幅器の利得
を変える。
力端子１８と反転入力端子−の間に結合されている。ポ
テンシオメータＶＲ４のワイパーは手動調節可能であり
、演算増幅器Ｕ１によって実施された線型増幅器の利得
を変える。
この発明の第１の実施態様では、リミッタ１゜の制御入
力端子３０．３２へそれぞれ印加される電圧、＋ＸＥＦ
、 ”ＲＥＦは定電圧電源がら供給される。この場合
、リミッタ１ｏの第１および第２のカットオフ点または
飽和点はポテンシオメータＶＲＩとＶＨ２を別々に調節
することによって変えることができる。
力端子３０．３２へそれぞれ印加される電圧、＋ＸＥＦ
、 ”ＲＥＦは定電圧電源がら供給される。この場合
、リミッタ１ｏの第１および第２のカットオフ点または
飽和点はポテンシオメータＶＲＩとＶＨ２を別々に調節
することによって変えることができる。
第２図は第１図に示したリミッタ１ｏによって実現され
得る伝達関数を例示し、ポテンシオメータＶＲＩを手動
調節することによりリミッタ１゜の第１の、すなわち正
の飽和点を変えることができる。例えば、ポテンシオメ
ータＶＲＩの成る設定値では伝達関数が線４ｏで示した
ようになるが、他の設定値では線４２および４４で示し
たようになる。もちろん、伝達関数が折れ曲がる点はポ
テンシオメータＶＲＩを調節することにより、無数に変
えられる。
得る伝達関数を例示し、ポテンシオメータＶＲＩを手動
調節することによりリミッタ１゜の第１の、すなわち正
の飽和点を変えることができる。例えば、ポテンシオメ
ータＶＲＩの成る設定値では伝達関数が線４ｏで示した
ようになるが、他の設定値では線４２および４４で示し
たようになる。もちろん、伝達関数が折れ曲がる点はポ
テンシオメータＶＲＩを調節することにより、無数に変
えられる。
同様に、ポテンシオメータＶＲ２を調節することにより
伝達関数の負の飽和点を無数に変えることができ、その
３つの例が線５ｏ、５２および５４で示されている。
伝達関数の負の飽和点を無数に変えることができ、その
３つの例が線５ｏ、５２および５４で示されている。
ポテンシオメータＶＲＩとＶＨ２を個別に調節できるの
で、伝達関数は原点を中心に対称的である必要はない。
で、伝達関数は原点を中心に対称的である必要はない。
すなわち、上限電圧と下限電圧は絶対値が等しくなくて
も良い。
も良い。
第２図において、演算増幅器Ｕ１は利得１の増幅器とし
て作動され、従ってリミッタ１ｏの線型増幅範囲のカー
ブの傾斜は４５°に等しいとじよう。増幅利得、従って
伝達間数のこの部分の傾斜はポテンシオメータＶＲ４を
調節することによって変えられる。この特徴は、上限電
圧と下限電圧を個別に変える能力と共に、任意所望のリ
ミッタ伝達関数が実際に得られるという利点を提供する
。
て作動され、従ってリミッタ１ｏの線型増幅範囲のカー
ブの傾斜は４５°に等しいとじよう。増幅利得、従って
伝達間数のこの部分の傾斜はポテンシオメータＶＲ４を
調節することによって変えられる。この特徴は、上限電
圧と下限電圧を個別に変える能力と共に、任意所望のリ
ミッタ伝達関数が実際に得られるという利点を提供する
。
この発明の第２の実施態様では、電圧子■ＲＥＦと−Ｖ
ＲＥＦは可変でありかつダイナミック制限が得られるよ
うに電圧を調節するリミッタ制御回路（図示しない）に
よって供給される。この場合には、所望の制限量だけが
特定用途に対して果たされるように飽和点またはカット
オフ点はリミッタ１０の動作中ダイナミック制御される
。その際、所望範囲のカットオフ点が得られるように、
リミッタ動作前にポテンシオメータＶＲＩおよびＶＨ２
は調節され得る。
ＲＥＦは可変でありかつダイナミック制限が得られるよ
うに電圧を調節するリミッタ制御回路（図示しない）に
よって供給される。この場合には、所望の制限量だけが
特定用途に対して果たされるように飽和点またはカット
オフ点はリミッタ１０の動作中ダイナミック制御される
。その際、所望範囲のカットオフ点が得られるように、
リミッタ動作前にポテンシオメータＶＲＩおよびＶＨ２
は調節され得る。
このリミッタは、アナログ信号を制限することが所望さ
れる種々の状態に利用され得る。例えば、このリミッタ
は、 特願昭６２− 号明
細書に開示されているサーボループ制御回路に利用され
得る。
れる種々の状態に利用され得る。例えば、このリミッタ
は、 特願昭６２− 号明
細書に開示されているサーボループ制御回路に利用され
得る。
一１２＝
上述した明細書に記載されているように、リミッタはサ
ーボループ制御装置へのコマンド信号を制限するのに使
用されることができ、サーボループ制御装置は水圧動カ
ニニットの回転耕盤または動揺体を制御してこの動揺体
と機械的抑制装置の破滅的な接触を防止する。リミッタ
制御回路は、動カニニットおよびこれによって駆動され
る負荷の種々の運転状態を検知する１個以上の位置検知
トランスジューサや速度検知トランスジューサからの入
力に応答し、リミッタ１０の制御入力端子３０．３２へ
印加された電圧子■。ＥＦ、−■。。２をダイナミック
変調する。
ーボループ制御装置へのコマンド信号を制限するのに使
用されることができ、サーボループ制御装置は水圧動カ
ニニットの回転耕盤または動揺体を制御してこの動揺体
と機械的抑制装置の破滅的な接触を防止する。リミッタ
制御回路は、動カニニットおよびこれによって駆動され
る負荷の種々の運転状態を検知する１個以上の位置検知
トランスジューサや速度検知トランスジューサからの入
力に応答し、リミッタ１０の制御入力端子３０．３２へ
印加された電圧子■。ＥＦ、−■。。２をダイナミック
変調する。
サーボループ制御装置の動作についての別な説明は上述
した明細書に記載されている。
した明細書に記載されている。
［発明の効果］
この発明は、唯一の演算増幅器を利用して無数のリミッ
タ伝達関数のどれも実現できる。従って、このリミッタ
は設計が簡単で、安価でありかつ広範囲の用途に使用で
きる。
タ伝達関数のどれも実現できる。従って、このリミッタ
は設計が簡単で、安価でありかつ広範囲の用途に使用で
きる。
第１図はこの発明のリミッタの回路図、そして第２図は
第１図に例示したリミッタで得られる種々の伝達関数を
示すグラフ図である。 １０：リミッタ、１２：接続点、１４：第１のクランプ
回路、１６：第２のクランプ回路、ＤｌとＤ２：ダイオ
ード、２０と２２：バイアス回路、ＶＲＩ〜ＶＲ４：ポ
テンシオメータ、Ｕｌ：演算増幅器、１８：出力端子で
ある。
第１図に例示したリミッタで得られる種々の伝達関数を
示すグラフ図である。 １０：リミッタ、１２：接続点、１４：第１のクランプ
回路、１６：第２のクランプ回路、ＤｌとＤ２：ダイオ
ード、２０と２２：バイアス回路、ＶＲＩ〜ＶＲ４：ポ
テンシオメータ、Ｕｌ：演算増幅器、１８：出力端子で
ある。
Claims (1)
- 【特許請求の範囲】 １、入力信号を制御するためのリミッタであって、 前記入力信号を第１のレベルにクランプして前記入力信
号がそのような第１のレベルを実質的に超えて上昇でき
ないようにするための第１のクランプ回路と、 前記入力信号を前記第１のレベルよりも小さい第２のレ
ベルにクランプして前記入力信号がそのような第２のレ
ベルを実質的に超えて下降できないようにするための第
２のクランプ回路と、クランプされた入力信号を受ける
入力端子、および前記クランプされた入力信号の増幅信
号である出力信号が発生される出力端子を有する唯一の
演算増幅器と、 を備えたリミッタ。 ２、第１と第２のクランプ回路の各々は、ダイオード、
およびこのダイオードに結合されて第１または第２のレ
ベルを決定するためのバイアス回路を含む特許請求の範
囲第１項記載のリミッタ。 ３、各バイアス回路は、定電圧電源に結合された手動調
節可能なポテンシォメータを含む特許請求の範囲第２項
記載のリミッタ。 ４、各バイアス回路はリミッタの動作中可変である電源
を含み、これにより第１と第２のレベルを変える特許請
求の範囲第２項記載のリミッタ。 ５、各バイアス回路はダイオードに結合された手動調節
可能なポテンシォメータおよびこのポテンシォメータに
結合された電源を含み、第１と第２のレベルの各々は前
記ポテンシォメータの手動調節によるか或は前記電源に
よって発生される電圧を変えることにより調節可能であ
る特許請求の範囲第２項記載のリミッタ。 ６、演算増幅器は、線型増幅器形態に接続され、更にそ
の利得を調節するための手段を含む特許請求の範囲第１
項記載のリミッタ。 ７、利得調節手段は、演算増幅器の出力端子と入力端子
の間に接続された手動調節可能なポテンシォメータであ
る特許請求の範囲第６項記載のリミッタ。 ８、アナログ信号を制限するためのリミッタであって、 前記アナログ信号を分離して入力信号を導出するための
手段と、 前記入力信号を第１のレベルにクランプして前記入力信
号がそのような第１のレベルを実質的に超えて上昇でき
ないようにするための第１のクランプ回路と、 前記入力信号を前記第１のレベルよりも小さい第２のレ
ベルにクランプして前記入力信号がそのような第２のレ
ベルを実質的に超えて下降できないようにするための第
２のクランプ回路と、クランプされた入力信号が発生さ
れる接続点に結合された入力端子、および前記クランプ
された入力信号の増幅信号である出力信号が発生される
出力端子を有する演算増幅器と、 を備え、 前記第１と第２のクランプ回路の各々は、前記入力信号
を受ける前記接続点に結合されたダイオード、このダイ
オードに結合された手動調節可能なポテンシォメータ、
およびこのポテンシォメータに結合された電源を含み、
前記第１と第２のレベルの調節はそれぞれのポテンシォ
メータを手動調節することにより或はそれぞれの電源で
発生される電圧を変えることにより行なわれることがで
き、 前記リミッタは、前記第２のレベルよりも大きいが前記
第１のレベルよりも小さい入力信号用の線型増幅器とし
て働く、 リミッタ。 ９、演算増幅器の出力端子と入力端子の間に結合されて
前記演算増幅器の利得を調節するための他の調節可能な
ポテンシォメータを更に含む特許請求の範囲第８項記載
のリミッタ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US900722 | 1986-08-27 | ||
| US06/900,722 US4727332A (en) | 1986-08-27 | 1986-08-27 | Controllable limiter |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6359010A true JPS6359010A (ja) | 1988-03-14 |
Family
ID=25412985
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62204305A Pending JPS6359010A (ja) | 1986-08-27 | 1987-08-19 | リミツタ |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4727332A (ja) |
| JP (1) | JPS6359010A (ja) |
| GB (1) | GB2195213A (ja) |
| IL (1) | IL83611A0 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008017319A (ja) * | 2006-07-07 | 2008-01-24 | Yamaha Corp | リミッタ回路 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5029278B1 (en) * | 1990-01-02 | 1993-03-16 | Transducer interface circuit | |
| US5528193A (en) * | 1994-11-21 | 1996-06-18 | National Semiconductor Corporation | Circuit for generating accurate voltage levels below substrate voltage |
| US5808456A (en) * | 1997-01-02 | 1998-09-15 | Omnivision Technologies, Inc. | Adaptive DC clamping circuit |
| AU2003211590A1 (en) * | 2002-03-12 | 2003-09-22 | Hiroshi Saitoh | Music signal distortion generation apparatus |
| US8384378B2 (en) * | 2009-02-27 | 2013-02-26 | Kimberly-Clark Worldwide, Inc. | Conductivity sensor |
| US9735762B2 (en) * | 2015-11-20 | 2017-08-15 | Kabushiki Kaisha Toshiba | Amplifier |
| US20240030716A1 (en) * | 2022-07-21 | 2024-01-25 | GE Grid GmbH | Systems and methods for overload control in renewable power systems |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3058068A (en) * | 1958-08-11 | 1962-10-09 | Beckman Instruments Inc | Clamping circuit for feedback amplifiers |
| US3248658A (en) * | 1963-03-14 | 1966-04-26 | Ibm | Detector for information signals having an extremely low signal-to-noise ratio |
| GB1036234A (en) * | 1963-09-06 | 1966-07-13 | Ampex | Improvements in or relating to magnetic tape transport systems |
| US3287664A (en) * | 1964-04-08 | 1966-11-22 | Ampex | Heterodyne modulator using a minimum of transistors |
| US3424987A (en) * | 1965-05-20 | 1969-01-28 | Us Navy | Controlled analog differentialtaking circuit |
| US3437836A (en) * | 1965-11-17 | 1969-04-08 | Westinghouse Electric Corp | Voltage adjustable limiter for operational elements |
| US3818356A (en) * | 1968-05-10 | 1974-06-18 | Japan Atomic Energy Res Inst | Pulse-shape discriminating circuit, for discriminating between pulses of differing amplitude and time duration |
| US3514635A (en) * | 1968-09-18 | 1970-05-26 | Reliance Electric Co | Analog computer feedback limiter circuit |
| GB1243929A (en) * | 1969-03-18 | 1971-08-25 | Int Standard Electric Corp | Amplitude protection circuit |
| US3697780A (en) * | 1971-04-12 | 1972-10-10 | Phillips Petroleum Co | Limit control |
| BE789509A (fr) * | 1971-09-29 | 1973-03-29 | Siemens Ag | Montage d'entree de circuit local independant d'un potentiel, dans des systemes de transmission de donnees |
| US3916330A (en) * | 1973-12-27 | 1975-10-28 | Western Electric Co | Limiting circuit |
| IT1004874B (it) * | 1974-02-06 | 1976-07-20 | Indesit | Circuito fissatore e limitatore |
| US3999084A (en) * | 1975-07-24 | 1976-12-21 | Gte Laboratories Incorporated | Limiting amplifier with adjustable limits |
| US4095126A (en) * | 1977-03-16 | 1978-06-13 | International Business Machines Corporation | Bi-polar amplifier with sharply defined amplitude limits |
| US4487109A (en) * | 1982-03-30 | 1984-12-11 | Sundstrand Corporation | Electro-hydraulic control system for a power drive unit |
-
1986
- 1986-08-27 US US06/900,722 patent/US4727332A/en not_active Expired - Fee Related
-
1987
- 1987-08-19 JP JP62204305A patent/JPS6359010A/ja active Pending
- 1987-08-21 IL IL83611A patent/IL83611A0/xx unknown
- 1987-08-27 GB GB08720257A patent/GB2195213A/en not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008017319A (ja) * | 2006-07-07 | 2008-01-24 | Yamaha Corp | リミッタ回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| GB2195213A (en) | 1988-03-30 |
| IL83611A0 (en) | 1988-01-31 |
| GB8720257D0 (en) | 1987-10-07 |
| US4727332A (en) | 1988-02-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4940930A (en) | Digitally controlled current source | |
| US3999084A (en) | Limiting amplifier with adjustable limits | |
| US4013975A (en) | Variable resistance circuit | |
| US3465276A (en) | Negative feedback circuit employing combination amplifier and lead-lag compensation network | |
| JPH07147525A (ja) | 電力増幅器用の歪制限増幅器 | |
| AU681424B2 (en) | Bipolar tracking current source/sink with ground clamp | |
| US4727332A (en) | Controllable limiter | |
| US5936470A (en) | Audio amplifier having linear gain control | |
| US5057790A (en) | High efficiency class A amplifier | |
| JPH1117478A (ja) | 電力増幅装置 | |
| JP3451850B2 (ja) | ミキサ回路 | |
| JPH02254805A (ja) | 飽和検出器付増幅器装置 | |
| JPH0369205A (ja) | 電流リミット回路 | |
| JPS6016103Y2 (ja) | 電力増幅器 | |
| KR920022883A (ko) | 복수의 시상수 신호 제어 장치 | |
| KR860003235Y1 (ko) | 전압 인터페이스 회로 | |
| KR950008954B1 (ko) | 히스테리시스 특성을 갖는 비교회로 | |
| US5027015A (en) | Non-linear conversion of input from a sensor to an output with two different slopes | |
| KR920015697A (ko) | 이득제어장치 | |
| KR940000264B1 (ko) | 이득 조정회로 | |
| US3644752A (en) | Analog output circuit | |
| JPH0310413A (ja) | 電圧振幅制限回路 | |
| JP2908123B2 (ja) | 半導体装置 | |
| KR950020008A (ko) | 대수증폭기를 이용한 오프셋 전압 조절회로 | |
| JPH066599Y2 (ja) | 傾斜センサ信号増幅回路 |