JPS6359664A - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JPS6359664A JPS6359664A JP20265786A JP20265786A JPS6359664A JP S6359664 A JPS6359664 A JP S6359664A JP 20265786 A JP20265786 A JP 20265786A JP 20265786 A JP20265786 A JP 20265786A JP S6359664 A JPS6359664 A JP S6359664A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- vector
- register
- output
- vector register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/80—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors
- G06F15/8053—Vector processors
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Computing Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Complex Calculations (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は情報処理装置に関し、任意のタイミングで書込
み読出し可能なベクトルレジスタヲ複数個備える情報処
理装置における村りトル演算の制御、特に演算開始要素
を指定する命令の動作起動制御に関する。
み読出し可能なベクトルレジスタヲ複数個備える情報処
理装置における村りトル演算の制御、特に演算開始要素
を指定する命令の動作起動制御に関する。
従来、読出し書込みが任意のタイミングで実行できるベ
クトルレジスタ金複数個備えた情報処理装置において、
命令で指定した開始要素から順次ベクトル長しノスタで
指定される要素数だけ演算を行なう際、先行する命令に
よる演算結果の格納レジスタが後続命令の演算光レジス
タに力っていると、後続命令による演算の演算開始要素
が第０要素（０オリジン、最初の要素を意味する）の場
合。
クトルレジスタ金複数個備えた情報処理装置において、
命令で指定した開始要素から順次ベクトル長しノスタで
指定される要素数だけ演算を行なう際、先行する命令に
よる演算結果の格納レジスタが後続命令の演算光レジス
タに力っていると、後続命令による演算の演算開始要素
が第０要素（０オリジン、最初の要素を意味する）の場
合。
第４図（ａ）に示すように先行する演算命令における最
初の要素の演算結果が４クトルレジスタに書かれると同
時にこの演算結果を読出して後続の命令に使用できるよ
う後続命令に対して起動をかける。
初の要素の演算結果が４クトルレジスタに書かれると同
時にこの演算結果を読出して後続の命令に使用できるよ
う後続命令に対して起動をかける。
一方、演算開始要素が第Ｏ要素でない場合、第４図（ｂ
）に示すように先行演算命令によるベクトルレジスタの
書込みが終った時、すなわち先行演算命令が完了した時
点で後続の命令の起動をかけている。この場合、後続命
令の演算器要素に先行命令の演算結果が格納されてから
演算全実行することを保証するものである。このように
、演算開始要素が命令で指定された不定値（命令によっ
て異なる）でちるため、開始要素が第０要素以外の場合
は、先行命令の完了を待つ必要がある。
）に示すように先行演算命令によるベクトルレジスタの
書込みが終った時、すなわち先行演算命令が完了した時
点で後続の命令の起動をかけている。この場合、後続命
令の演算器要素に先行命令の演算結果が格納されてから
演算全実行することを保証するものである。このように
、演算開始要素が命令で指定された不定値（命令によっ
て異なる）でちるため、開始要素が第０要素以外の場合
は、先行命令の完了を待つ必要がある。
このように、上述した従来の情報処理装置では。
演算開始要素が第０要素以外の場合は、命令実行の順序
性全保証するため、演算器レジスタへ演算結果を格納す
る先行扁令が完全に終了するのを待って、演算を開始す
るよう制御している。
性全保証するため、演算器レジスタへ演算結果を格納す
る先行扁令が完全に終了するのを待って、演算を開始す
るよう制御している。
ところが上述のように制御すると、先行命令に゛よるレ
ジスタの内容の書き換えが後続命令の演算に影響企及ぼ
さない場合、つまシ命令の順序性とは無関係の場合にも
、先行命令の終了を待ち合わせるため、イクトル処理性
能の向上を妨げる一要因と力ってしまうという問題点が
ある。
ジスタの内容の書き換えが後続命令の演算に影響企及ぼ
さない場合、つまシ命令の順序性とは無関係の場合にも
、先行命令の終了を待ち合わせるため、イクトル処理性
能の向上を妨げる一要因と力ってしまうという問題点が
ある。
本発明は複数のベクトルレジスタと、該ベクトルレジス
タからのデータを受けて、所定の演算を行い、該演算結
果全命令で指定した前記ベクトルレジスタに預次書き込
むベクトル演算器とを有し。
タからのデータを受けて、所定の演算を行い、該演算結
果全命令で指定した前記ベクトルレジスタに預次書き込
むベクトル演算器とを有し。
命令で指定したベクトルレジスタの任意のベクトル要素
から演算を開始することができるようにした情報処理装
置において、先行命令による演算結果が書き込まれるベ
クトルレジスタと、後続命令による演算の際、データが
読み出されるベクトルレジスタが同一の場合、上記の先
行命令による演算結果が書き込まれるベクトルレジスタ
上の領域と上記の後続命令による演算の際、データが読
み出されるベクトルレジスタ上の読み出し開始要素が重
力ら力いことを検出する検出手段を備え、この検出手段
で上記の領域と読み出し開始要素との重なシが検出され
ない場合、上記の後続命令による演算を直ちに開始する
ようにしたことを特徴としている。
から演算を開始することができるようにした情報処理装
置において、先行命令による演算結果が書き込まれるベ
クトルレジスタと、後続命令による演算の際、データが
読み出されるベクトルレジスタが同一の場合、上記の先
行命令による演算結果が書き込まれるベクトルレジスタ
上の領域と上記の後続命令による演算の際、データが読
み出されるベクトルレジスタ上の読み出し開始要素が重
力ら力いことを検出する検出手段を備え、この検出手段
で上記の領域と読み出し開始要素との重なシが検出され
ない場合、上記の後続命令による演算を直ちに開始する
ようにしたことを特徴としている。
以下本発明について実施例によって説明する。
第１図は本発明による情報処理装置の一実施例を示すブ
ロック図、第２図は本発明に用いられる制御部の一実施
例を示すブロック図である。
ロック図、第２図は本発明に用いられる制御部の一実施
例を示すブロック図である。
まず、第１図を参照して１本発明による情報処理装置は
複数のベクトルレジスタ１ａ〜Ｉｎ、複数の演算器２ａ
〜２ｎ＋及び制御部３を備えており。
複数のベクトルレジスタ１ａ〜Ｉｎ、複数の演算器２ａ
〜２ｎ＋及び制御部３を備えており。
ベクトルレジスタ１８〜１ｎはデータ転送パス４を介し
て演算器２ａ〜２ｎに接続されている。上記の制御部３
は後述する後続命令起動可能信号を送出する。
て演算器２ａ〜２ｎに接続されている。上記の制御部３
は後述する後続命令起動可能信号を送出する。
第２図を参照して、制御部の構成について説明する。１
１は演算起動がかけられるかどうか全判定すべき命令全
保持する命令レジスタ、１２は命令レジスター１に保持
された命令のベクトル長データを保持するベクトル長レ
ジスタ（ＶＬ） 、 １３はすでに演算起動がかけられ
実行中のベクトル命令の演算結果格納開始要素番号を格
納するレジスタ。
１は演算起動がかけられるかどうか全判定すべき命令全
保持する命令レジスタ、１２は命令レジスター１に保持
された命令のベクトル長データを保持するベクトル長レ
ジスタ（ＶＬ） 、 １３はすでに演算起動がかけられ
実行中のベクトル命令の演算結果格納開始要素番号を格
納するレジスタ。
１４はレジスター３に格納されている実行中のベクトル
命令の演算結果格納開始要素番号ｎ１とそのベクトル命
令のベクトル長ｖＬとの最大ベクトル長を法とする利金
計算する加算器、１５は加算器１４のオーバーフロー検
出回路で、このオーバーフロー検出回路１５は上記のｎ
１＋ｖＬが最大ベクトル長（Ｍａｘ ＶＬ） ｆ超えて
いることを検出する手段として用いる。１６及び１７は
比較回路で、それぞれ（起動をかけようとしている命令
の演算データ読み出し開始番号ｎ２） ＞ （実行中の
命令演算結果格納開始要素番号Ｊ ）及びｎｌ ＋ｖＬ
＜ｎｚ ｆｆｉ検出する。１８は組み合わせ回路で、オ
ーバーフロー検出回路１５．比較回路１６及び１７から
の信号を受け、後続命令の起動可能条件を検出し、後続
命令起動可能信号を出力する。
命令の演算結果格納開始要素番号ｎ１とそのベクトル命
令のベクトル長ｖＬとの最大ベクトル長を法とする利金
計算する加算器、１５は加算器１４のオーバーフロー検
出回路で、このオーバーフロー検出回路１５は上記のｎ
１＋ｖＬが最大ベクトル長（Ｍａｘ ＶＬ） ｆ超えて
いることを検出する手段として用いる。１６及び１７は
比較回路で、それぞれ（起動をかけようとしている命令
の演算データ読み出し開始番号ｎ２） ＞ （実行中の
命令演算結果格納開始要素番号Ｊ ）及びｎｌ ＋ｖＬ
＜ｎｚ ｆｆｉ検出する。１８は組み合わせ回路で、オ
ーバーフロー検出回路１５．比較回路１６及び１７から
の信号を受け、後続命令の起動可能条件を検出し、後続
命令起動可能信号を出力する。
ここで、演算結果格納開始要素ｎ１１ベクトル長ｖＬの
ベクトル命令が先行して実行されており、その後、続い
て演算データ読み出し開始要素番号ｎ２の宿今金実行す
る場合について説明する。
ベクトル命令が先行して実行されており、その後、続い
て演算データ読み出し開始要素番号ｎ２の宿今金実行す
る場合について説明する。
まず、演算結果格納開始要素番号ｎ１ ＋ベクトル長ｖ
Ｌのベクトル命令が命令保持レジスタ１１に格納されて
、演算の起動がかけられ、演算が開始される。そして１
次のタイミングで上記の演算結果格納開始要素番号ｎ、
はレジスタ１３に移送、格納される。同時に演算データ
読み出し開始要素番号ｎ２のベクトル命令が命令保持レ
ジスタ１工に格納される。そして、演算データ読み出し
開始要素番号ｎ２のベクトル命令（後続ベクトル命令）
の演算起動が可能かどうかのチェックを行う。
Ｌのベクトル命令が命令保持レジスタ１１に格納されて
、演算の起動がかけられ、演算が開始される。そして１
次のタイミングで上記の演算結果格納開始要素番号ｎ、
はレジスタ１３に移送、格納される。同時に演算データ
読み出し開始要素番号ｎ２のベクトル命令が命令保持レ
ジスタ１工に格納される。そして、演算データ読み出し
開始要素番号ｎ２のベクトル命令（後続ベクトル命令）
の演算起動が可能かどうかのチェックを行う。
比較回路１６では格納開始番号ｎ１と演算データ読み出
し開始番号ｎ２との大小が比較さｎ、オーバーフロー検
出回路１５ではｎｌ−１−ｖＬ（ベクトル長）が最大ベ
クトル長（Ｍａｘ ＭＬ ） ｋ超えているかどうかを
検出する。また、比較回路１７ではｎ１＋ｖＬ（ベクト
ル長）と演算データ読み出し開始番号ｎ２との大小が比
較される。上述のオーバーフロー検出回路１５の検出結
果、比較回路１６及び１７の比較結果は組み合わせ回路
１８に入力さｎる。
し開始番号ｎ２との大小が比較さｎ、オーバーフロー検
出回路１５ではｎｌ−１−ｖＬ（ベクトル長）が最大ベ
クトル長（Ｍａｘ ＭＬ ） ｋ超えているかどうかを
検出する。また、比較回路１７ではｎ１＋ｖＬ（ベクト
ル長）と演算データ読み出し開始番号ｎ２との大小が比
較される。上述のオーバーフロー検出回路１５の検出結
果、比較回路１６及び１７の比較結果は組み合わせ回路
１８に入力さｎる。
組み合せ回路１８では第３図（ａ） 、 （ｂ）及び（
ｅ）に示す条件が満さ九るかどうか全調べる。つまり、
第３図（ａ）に示すように比較回路１６の出力がｎ２＞
＋ｇ。
ｅ）に示す条件が満さ九るかどうか全調べる。つまり、
第３図（ａ）に示すように比較回路１６の出力がｎ２＞
＋ｇ。
比較回路１７の出力が１１ ＋ｖＬ＜ １２ であれ
ば先行命令による演算結果が書き込まれる領域と後続命
令による演算のだめのデータが読み出される読み出し開
始要素とが重ならないとして組み合せ回路１８は後続命
令起動可能信号を送出する。同様に。
ば先行命令による演算結果が書き込まれる領域と後続命
令による演算のだめのデータが読み出される読み出し開
始要素とが重ならないとして組み合せ回路１８は後続命
令起動可能信号を送出する。同様に。
第３図（ｂ）に示すように比較回路１６の出力がｎ２＜
ｎｌ 、オーバーフロー検出回路１５の出力がｎｌ−１
−ｖＬ≦ＭａｘＶＬであれば９組み合せ回路１８は後述
命令起動可能信号全送出する。
ｎｌ 、オーバーフロー検出回路１５の出力がｎｌ−１
−ｖＬ≦ＭａｘＶＬであれば９組み合せ回路１８は後述
命令起動可能信号全送出する。
一方、第３図（Ｃ）に示すように、比較回路１６の出力
がｎ２＜ｎｌ、オーバーフロー検出回路１５の出力がｎ
１ ＋ ｖＬ ） Ｍａｘ ＶＬである場合、前述の
ようにオーバーフロー検出回路１５からの出力はｎｌ
＋ｖＬ＞ＭａｘＶＬであるから、加算器１４の出力はｎ
１＋ｖＬｆ Ｍａｘ ＶＬで割った余Ｉ）が出力される
。即ち。
がｎ２＜ｎｌ、オーバーフロー検出回路１５の出力がｎ
１ ＋ ｖＬ ） Ｍａｘ ＶＬである場合、前述の
ようにオーバーフロー検出回路１５からの出力はｎｌ
＋ｖＬ＞ＭａｘＶＬであるから、加算器１４の出力はｎ
１＋ｖＬｆ Ｍａｘ ＶＬで割った余Ｉ）が出力される
。即ち。
Ｃｎ １ ＋ ＶＬ ］。。ｄＭａｘＶＬが出力される
。従って２組み合せ回路１８は比較回路１７の出力が 〔”１＋ｖ”）ｍｏｄ ＭａｘＶＬ＜ｎ２であれば、後
続命令起動可能信号全送出する。
。従って２組み合せ回路１８は比較回路１７の出力が 〔”１＋ｖ”）ｍｏｄ ＭａｘＶＬ＜ｎ２であれば、後
続命令起動可能信号全送出する。
この後続命令起動可能信号によって演算データ読み出し
開始要素番号ｎ２の命令に対して命令起動がかけらｎる
。
開始要素番号ｎ２の命令に対して命令起動がかけらｎる
。
以上説明したように２本発明では、先行命令が演算結果
全格納するベクトルレジスタを後続命令がデータ読み出
しレジスタとして使用する場合。
全格納するベクトルレジスタを後続命令がデータ読み出
しレジスタとして使用する場合。
先行命令が演算結果を書き込むベクトルレジスタ上の領
域と後続命令が演算のだめのデータ音読み出すベクトル
レジスタ上の読み出し開始要素とが重ならないことを検
出する手段を設け、上記の領域と読み出し開始要素が重
ならないケースでは。
域と後続命令が演算のだめのデータ音読み出すベクトル
レジスタ上の読み出し開始要素とが重ならないことを検
出する手段を設け、上記の領域と読み出し開始要素が重
ならないケースでは。
後続の命令を直ちに起動できるようにしだから。
４クトル命令起動時の無駄な待ち合せを減少させ。
効率よい被りトル性能を実現でさるという効果がある。
第１図は本発明による情報処理装置の要部を示すブロッ
ク図、第２図は第１図に示す制御部の一実施例を示すブ
ロック図、第３図（ａ） 、 （ｂ）及び（Ｃ）はそれ
ぞれ制御部が後続命令起動可能信号を送出するケース′
ｆ：、説明するための図、第４図（ａ）及び（ｂ）は従
来の先行命令及び後続命令の起動について説明するだめ
の図である。 １ａ、１ｂ、・・・、Ｉｎ・・・ベクトルレジスタ。 ２ ａ ＋・・・、２ｎ・・・演算器、３・・・制御部
、１１・・・命令保持レジスタ、１２・・・ベクトル長
保持レジスター。 １３・・・演算結果格納開始要素番号保持レジスター。 １４・・・加算器、１５・・・オーバーフロー検出回路
。 １６．１７・・・比較器、１８・・・組み合わせ回路。 後読命＋起動可能 序３図
ク図、第２図は第１図に示す制御部の一実施例を示すブ
ロック図、第３図（ａ） 、 （ｂ）及び（Ｃ）はそれ
ぞれ制御部が後続命令起動可能信号を送出するケース′
ｆ：、説明するための図、第４図（ａ）及び（ｂ）は従
来の先行命令及び後続命令の起動について説明するだめ
の図である。 １ａ、１ｂ、・・・、Ｉｎ・・・ベクトルレジスタ。 ２ ａ ＋・・・、２ｎ・・・演算器、３・・・制御部
、１１・・・命令保持レジスタ、１２・・・ベクトル長
保持レジスター。 １３・・・演算結果格納開始要素番号保持レジスター。 １４・・・加算器、１５・・・オーバーフロー検出回路
。 １６．１７・・・比較器、１８・・・組み合わせ回路。 後読命＋起動可能 序３図
Claims (1)
- １、複数のベクトルレジスタと、該ベクトルレジスタか
らのデータを受けて、所定の演算を行い、該演算結果を
命令で指定した前記ベクトルレジスタに順次書き込むベ
クトル演算器とを有し、命令で指定したベクトルレジス
タの任意のベクトル要素から演算を開始することができ
るようにした情報処理装置において、先行命令による演
算結果が書き込まれるベクトルレジスタと、後続命令に
よる演算の際データが読み出されるベクトルレジスタが
同一の場合、前記先行命令による演算結果が書き込まれ
るベクトルレジスタ上の領域と、前記後続命令による演
算の際データが読み出されるベクトルレジスタ上の読み
出し開始要素とが重ならないことを検出する検出手段を
備え、該検出手段で前記領域と前記読み出し開始要素と
の重なりが検出されない場合、前記後続命令による演算
を直ちに開始するようにしたことを特徴とする情報処理
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61202657A JPH06103493B2 (ja) | 1986-08-30 | 1986-08-30 | 情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61202657A JPH06103493B2 (ja) | 1986-08-30 | 1986-08-30 | 情報処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6359664A true JPS6359664A (ja) | 1988-03-15 |
| JPH06103493B2 JPH06103493B2 (ja) | 1994-12-14 |
Family
ID=16460978
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61202657A Expired - Lifetime JPH06103493B2 (ja) | 1986-08-30 | 1986-08-30 | 情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06103493B2 (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57206982A (en) * | 1981-06-15 | 1982-12-18 | Fujitsu Ltd | Instruction controlling system |
-
1986
- 1986-08-30 JP JP61202657A patent/JPH06103493B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57206982A (en) * | 1981-06-15 | 1982-12-18 | Fujitsu Ltd | Instruction controlling system |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06103493B2 (ja) | 1994-12-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2539199B2 (ja) | デジタルプロセッサ制御装置 | |
| JPS6351287B2 (ja) | ||
| JPH04188229A (ja) | 浮動小数点演算処理装置 | |
| JP3834145B2 (ja) | ネスト可能な遅延分岐命令を有するマイクロプロセッサを備えたデータ処理装置及びそのマイクロプロセッサを動作させる方法 | |
| EP0223150B1 (en) | Information processing apparatus | |
| EP0497485A2 (en) | Computer for implementing two-operand instructions | |
| JPS6359664A (ja) | 情報処理装置 | |
| JPS6236575B2 (ja) | ||
| JP2636566B2 (ja) | パイプライン制御方式 | |
| JPH06139071A (ja) | 並列計算機 | |
| JPH10154072A (ja) | パイプライン処理装置 | |
| JP3475861B2 (ja) | データ処理装置 | |
| JPH0248733A (ja) | 情報処理装置 | |
| JP2693930B2 (ja) | ベクトル処理装置 | |
| JPH10320380A (ja) | ベクトル処理装置 | |
| JP2741717B2 (ja) | ベクトル処理装置 | |
| JP2622026B2 (ja) | 中央処理装置におけるレジスタ書込制御方式 | |
| JPH07113891B2 (ja) | パイプライン処理装置 | |
| JP2583614B2 (ja) | ベクトル演算装置 | |
| JPH0228724A (ja) | 分岐命令制御方式 | |
| JP3124361B2 (ja) | メモリデータロード装置 | |
| JPS63174173A (ja) | 情報処理装置 | |
| JPS61143850A (ja) | 処理装置 | |
| JPS6149695B2 (ja) | ||
| JPH09106344A (ja) | パイプライン処理装置 |