JPS6359721A - Digital differential current relay - Google Patents

Digital differential current relay

Info

Publication number
JPS6359721A
JPS6359721A JP61200357A JP20035786A JPS6359721A JP S6359721 A JPS6359721 A JP S6359721A JP 61200357 A JP61200357 A JP 61200357A JP 20035786 A JP20035786 A JP 20035786A JP S6359721 A JPS6359721 A JP S6359721A
Authority
JP
Japan
Prior art keywords
current
differential
terminal
amount
relay
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61200357A
Other languages
Japanese (ja)
Inventor
宮田 三史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP61200357A priority Critical patent/JPS6359721A/en
Publication of JPS6359721A publication Critical patent/JPS6359721A/en
Pending legal-status Critical Current

Links

Landscapes

  • Emergency Protection Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Abstract] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明はディジタル形電流差動リレーにかかり、詳しく
は外部故障時の差動電流による誤動作を防止するように
したディジタル形電流差動リレーに関する。
DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to a digital current differential relay, and more particularly to a digital current differential relay that prevents malfunction due to differential current in the event of an external failure. .

(従来の技術) 従来、この種の電流差動リレーにおいては、変流器の特
性差や外部故障時における一部の変流器の飽和等に起因
する差動電流の発生により、リレーが誤動作するおそれ
がある。このため、例えば第5図に示すような3端子系
統の保護にディジタル形電流差動リレーを適用する場合
、各端子電流のスカラー和電流を抑制量としてリレーの
誤動作を防止する比率差動継電方式が一般的に採用され
ている。この第5図において51は母線等の保護対象、
52a、 52b、 52cは保護対象51と端子A、
B。
(Prior art) Conventionally, in this type of current differential relay, the relay malfunctions due to the generation of differential current due to differences in current transformer characteristics or saturation of some current transformers in the event of an external failure. There is a risk of For this reason, when applying a digital current differential relay to protect a three-terminal system as shown in Figure 5, for example, a ratio differential relay is used that prevents malfunction of the relay by using the scalar sum of the currents of each terminal as the suppression amount. method is generally adopted. In this Figure 5, 51 indicates the object to be protected such as a bus bar,
52a, 52b, and 52c are the protection target 51 and the terminal A,
B.

Cとの間にそれぞれ接続された変流器であり、これらの
2次側は図示されていないリレーに接続されている。
The secondary sides of these current transformers are connected to relays (not shown).

そして、第6図に示す如く、各変流器52a、 52b
As shown in FIG. 6, each current transformer 52a, 52b
.

52cの端子電流Ia、 Ib、  〒Cはリレー内の
ベクトル和算出回路53に入力されてベクトル和電流(
差にIa、Ib、Icはスカラー和算出回路54に入力
びスカラー和電流Σ|■n|は差動判定部55に入力さ
れ、差動判定部55では差動電流idを動作量、スカラ
ー和電流T、|■n|を抑制量として1idl−に1・
Σ|■n|の演算を行なう。ここで、K、は抑制係数を
示す。
The terminal currents Ia, Ib, and 〒C of 52c are input to the vector sum calculation circuit 53 in the relay, and the vector sum current (
The differences Ia, Ib, and Ic are input to the scalar sum calculation circuit 54, and the scalar sum current Σ|■n| is input to the differential determination unit 55. The current T, |■n| is set as the suppression amount by 1.
Perform the calculation Σ|■n|. Here, K represents a suppression coefficient.

この演算の結果、+ic++≧に1・T、|■n|であ
れば内部故障と判定して「1」を出力し、また+id+
<K工・T、|■n|であれば外部故障と判定して「0
」を出力する。一方、差動電流■dはレベル検出回路5
6に入力されて所定の定数に2と比較され、1ic+1
≧に2であればレベル検出回路56から「1」が出力さ
れる。前記差動判定部55およびレベル検出回路56の
出力はアンド回路57に加えられ、これらの2人力が共
に「1」である場合にリレー出力が得られる。
As a result of this calculation, if +ic++≧1・T, |■n|, it is determined that there is an internal failure and "1" is output, and +id+
If <K/T, |■n|, it is judged as an external failure and "0" is detected.
" is output. On the other hand, the differential current d is the level detection circuit 5
6 and compared with 2 to a predetermined constant, 1ic+1
If ≧2, the level detection circuit 56 outputs “1”. The outputs of the differential determination section 55 and the level detection circuit 56 are applied to an AND circuit 57, and a relay output is obtained when both of these two inputs are "1".

すなわちこの方式は、第5図の保護対象51から見て外
部にある端子C側で故障が発生し、その事故点Fに近い
変流器52cが電流の集中によって飽和した場合、外部
故障にも拘らず差動電流idが発生してもこの電流+i
d+より大なるスカラー和電流に工・Σ|■n|を抑制
量とすることでリレーの誤動作を防止するものである。
In other words, in this method, if a failure occurs on the external terminal C side as viewed from the protected object 51 in FIG. 5, and the current transformer 52c near the fault point F becomes saturated due to current concentration, this method will also prevent external failure. Regardless, even if a differential current id occurs, this current +i
Malfunction of the relay is prevented by setting Σ|■n| as the suppression amount for the scalar sum current larger than d+.

(発明が解決しようとする問題点) しかるに、この種のディジタル形電流差動リレーには以
下のような問題がある。
(Problems to be Solved by the Invention) However, this type of digital current differential relay has the following problems.

すなわち、第5図のF点で故障が発生した場合、Ia、
Ibは保護対象51に対して流入電流、Icはこれらの
和としての流出電流となる。いま、IaおよびIcの波
形を第7図(イ)、(ロ)のとおりとする。ここで、変
流器52cに飽和がなければIa+Ib=−Icであり
、同図(ハ)、(ニ)に示すように動作量idがゼロと
なってリレーは動作せず1問題はない。
That is, if a failure occurs at point F in Figure 5, Ia,
Ib is an inflow current to the protected object 51, and Ic is an outflow current as the sum of these currents. Now, assume that the waveforms of Ia and Ic are as shown in FIG. 7 (a) and (b). Here, if the current transformer 52c is not saturated, Ia+Ib=-Ic, and as shown in FIG.

しかしながら1.変流器52cが飽和したとするとIc
の波形は第8図(ロ)のように歪んだものとなり、Ia
+Ib#−Icとなって外部故障にも拘らず同図(ハ)
の動作量idが発生する。この動作量idが発生した期
間は前述の抑制量Σ|■n|が急減するため、差動判定
部55では正確な判定ができず、最悪の場合には+id
+>xよ・Σ|■n|の期間を生じると共に、idが一
定のレベルを越えることでレベル検出回路56の出力も
「1」となり、同図(ニ)の如くリレーが不要動作して
しまう可能性がある。
However, 1. If the current transformer 52c is saturated, Ic
The waveform of is distorted as shown in Figure 8 (b), and Ia
+Ib#-Ic and the same figure (c) despite the external failure.
The operation amount id is generated. During the period in which this operation amount id occurs, the above-mentioned suppression amount Σ|
A period of +>xyo・Σ|■n| occurs, and as id exceeds a certain level, the output of the level detection circuit 56 also becomes "1", and the relay operates unnecessary as shown in the same figure (d). There is a possibility that it will be stored away.

特に多端子系統においては、外部故障時に故障端子(例
えば端子C)に電流が集中して変流器が飽和し易いため
、上述のようにリレーが誤動作する可能性が極めて高い
という問題があった。
Particularly in multi-terminal systems, when an external fault occurs, current concentrates on the faulty terminal (for example, terminal C) and the current transformer tends to saturate, so there is an extremely high possibility that the relay will malfunction as described above. .

本発明は上記の問題点を解決するべく提案されたもので
、その目的とするところは、変流器の飽和に起因する動
作量の不要発生を防いでリレーの誤動作を防止した。高
感度なディジタル形電流差動リレーを提供することにあ
る。
The present invention was proposed to solve the above-mentioned problems, and its purpose is to prevent malfunctions of relays by preventing unnecessary operation amounts due to saturation of current transformers. The object of the present invention is to provide a highly sensitive digital current differential relay.

(問題点を解決するための手段) 本発明は、電力系統の閉回路網における各端子電流のベ
クトル和としての差動電流を動作量とし、かつ各端子電
流のスカラー和電流を抑制量とするディジタル形電流差
動リレーにおいて、各端子電流と差動電流との位相関係
に基づく差動無効量(=l Idl・l Inl ・s
inθn、ここで■dは差動電流、■nは各端子電流、
onは各端子電流と差動電流との位相差)をそれぞれ演
算し、これらの差動無効量のうちの最大差動無効量と前
記抑制量とを比較して大きい方の量を新たな抑制量とし
たことを特徴とする。
(Means for Solving the Problems) The present invention uses a differential current as a vector sum of terminal currents in a closed circuit network of a power system as an operating amount, and a scalar sum current of each terminal current as a suppression amount. In a digital current differential relay, the differential reactive amount (=l Idl・l Inl・s
inθn, where ■d is the differential current, ■n is each terminal current,
on is the phase difference between each terminal current and the differential current), and compares the maximum differential invalid amount among these differential invalid amounts with the above suppression amount, and selects the larger amount as a new suppression amount. It is characterized by the amount.

(作用) 本発明は、外部故障に伴う変流器の飽和時において、健
全端子電流に比べて飽和端子電流のみが差動電流に対し
てほぼ90°の進み位相になっていることに着目したも
ので、この飽和端子電流と差動電流との位相関係から発
生する差動無効量を検出して変流器の飽和を判定し、か
かる差動無効量と抑制量とのうち大きい方の量を抑制量
としてリレーの誤動作を防止するものである。
(Function) The present invention focuses on the fact that when a current transformer is saturated due to an external fault, only the saturated terminal current has a lead phase of approximately 90° with respect to the differential current compared to the normal terminal current. The saturation of the current transformer is determined by detecting the differential reactive amount generated from the phase relationship between the saturated terminal current and the differential current, and the larger of the differential reactive amount and the suppression amount is detected. is used as a suppression amount to prevent malfunction of the relay.

すなわち、第5図に示したように端子Cにて外部故障が
発生した場合を考えると、端子C側の変流器52cが飽
和していない場合の各端子電流Ia。
That is, considering the case where an external failure occurs at terminal C as shown in FIG. 5, each terminal current Ia when the current transformer 52c on the terminal C side is not saturated.

Ib、Icのベクトル図は各変流器52a、52b、5
2cの特性が等しいとすれば第1図のとおりであり、I
c=−(Ia+Ib)となって差動電流■dはゼロであ
る。次に、変流器52cが飽和したとするとベクトル図
は第2図のようになる。つまり、飽和端子電流〒C′は
非飽和時の端子電流Icに対して位相が遅れることとな
り、差動電流rd=Ia+Ib+re’=Ic’−Ic
が発生する。また、飽和端子電流Ic’は差動電流id
に対してほぼ90’の進み位相になっており、他の健全
端子電流Ia、Ibはidに対して遅九位相となってい
る。
The vector diagram of Ib and Ic is for each current transformer 52a, 52b, 5
If the characteristics of 2c are equal, as shown in Figure 1, I
c=-(Ia+Ib), and the differential current d is zero. Next, if the current transformer 52c is saturated, the vector diagram will be as shown in FIG. 2. In other words, the saturated terminal current 〒C' is delayed in phase with respect to the non-saturated terminal current Ic, and the differential current rd=Ia+Ib+re'=Ic'-Ic
occurs. Also, the saturated terminal current Ic' is the differential current id
The phase is approximately 90' ahead of id, and the other healthy terminal currents Ia and Ib are 90' behind id.

ここで、差動無効量D RV (D 1fferent
ialReactive  Variable)につい
て考察すると、この差動無効量DRVは、前述の如く次
の0式にて定義される。
Here, differential invalid amount D RV (D 1fferent
ialReactive Variable), this differential invalidation amount DRV is defined by the following equation 0 as described above.

DRV =lxdl ・1inl ・sinθn 町・
・・・・町・・■なお、■nは各端子電流(Ia、 I
b、 Ic) 、  θnは各端子電流Inと差動電流
idどの位相差をそれぞれ示し、かかる差動無効量DR
Vはディジタルリレーの内部において次の0式により求
められる。
DRV =lxdl ・1inl ・sinθn Town・
...Town...■In addition, ■n is each terminal current (Ia, I
b, Ic), θn respectively indicate the phase difference between each terminal current In and the differential current id, and the differential reactive amount DR
V is found inside the digital relay using the following equation.

DRV= Id(n4)−1n(n)−1n(7−?)
”  1Q(nJ・・・・・・・・・・・・・・・・・
・・・・■ここで、例えばI d <n−z)とは、電
気角で30”毎にサンプリングした場合の90°前のデ
ータを示している。
DRV=Id(n4)-1n(n)-1n(7-?)
” 1Q(nJ・・・・・・・・・・・・・・・・
...■Here, for example, I d <n-z) indicates data 90 degrees before when sampling is performed every 30'' in electrical angle.

上記0式から明らかなように、差動無効量DRVにはs
inθnの項が含まれているため、各端子電流毎にDR
Vを算出した場合、DRVの符号としては以下の3つの
ケースが考えられる。
As is clear from the above equation 0, the differential reactive amount DRV has s
Since the term inθn is included, DR for each terminal current is
When calculating V, the following three cases can be considered as the sign of DRV.

a、差動電流に対して端子電流が遅れ位相の場合・・・
・・・・・・DRV<O b、差動電流に対して端子電流が進み位相の場合・・・
・・・・・・DRV>O C1差動電流に対して端子電流が同相または逆相の場合
・・・・・・・・・DRV=0すなわち、第5図の何れ
の変流器も飽和していない場合には、すべての端子電流
についてDRV=0となる。また、仮りに変流器52c
が飽和した場合には、飽和端子電流Ie″が差動電流i
dに対してほぼ90″の進み位相になるがらsinθC
(θCはIc’とidとの位相差)嬌1となり、ic′
にががるDRVは大きな正の値となる。一方、この時の
健全端子電流Ia、Ibはidに対して遅れ位相になる
ため、DRVが負の値となる。
a. If the terminal current is in a lagging phase with respect to the differential current...
・・・・・・DRV<O b, if the terminal current is ahead of the differential current and is in phase...
・・・・・・DRV>O When the terminal current is in phase or out of phase with respect to the C1 differential current ・・・・・・・・・DRV=0, that is, both current transformers in Figure 5 are saturated If not, DRV=0 for all terminal currents. In addition, if the current transformer 52c
is saturated, the saturated terminal current Ie'' becomes the differential current i
sin θC while leading phase by approximately 90″ with respect to d.
(θC is the phase difference between Ic' and id) 1, and ic'
The bitter DRV has a large positive value. On the other hand, since the healthy terminal currents Ia and Ib at this time have a delayed phase with respect to id, DRV has a negative value.

従って、各端子電流In毎の差動無効量D RV nの
うち最大値を最大差動無効量DRVmaxとして検出し
、これと抑制量T、|■n|とを比較して:|■n|)
η ・DRVmax  ・・・・・・・・・・・・・・
・・・・・・・・・・■(ηは定数) ならば従来どおりΣ|■n|を抑制量(Rest、)と
し、また、 Σ|■n|≦η・D RV 11ax  ・・・・・・
・・・・・・・・・・・・・・・・・・■ならば変流器
が飽和していると判別してη・DRV maxを新たな
抑制量Ra5t、とする、ここで定数ηは、流入電流に
位相差がある場合も考慮して選択されるものであり、そ
の大きさを適宜な値に選ぶことによって変流器の飽和時
に従前の抑制量:|■n|よりも十分に大きい抑制量R
e5t、を得ることができる。この新たな抑制量Re5
t、と動作量idとを差動判定部にて比較すれば、 l
 I 、:tl< Re5t。
Therefore, the maximum value of the differential reactive amount DRV n for each terminal current In is detected as the maximum differential reactive amount DRVmax, and this is compared with the suppression amount T, |■n|: |■n| )
η・DRVmax・・・・・・・・・・・・・・・
・・・・・・・・・・・・■ (η is a constant) Then, let Σ|■n| be the suppression amount (Rest, ) as before, and Σ|■n|≦η・D RV 11ax ・・・...
・・・・・・・・・・・・・・・・・・■ If the current transformer is saturated, it is determined that the current transformer is saturated, and η・DRV max is set as the new suppression amount Ra5t, where it is a constant. η is selected taking into consideration the case where there is a phase difference in the inflow current, and by selecting its magnitude to an appropriate value, the amount of suppression when the current transformer is saturated is greater than the previous suppression amount: |■n| Sufficiently large amount of suppression R
e5t, can be obtained. This new suppression amount Re5
t, and the amount of movement id are compared in the differential determination section, l
I,:tl<Re5t.

の関係から差動判定部の出力が「O」となってリレーの
誤動作を防止することができる。
Due to this relationship, the output of the differential determination section becomes "O", and malfunction of the relay can be prevented.

一方、内部故障時における各端子電流および差動電流は
同位相であるため、DRV=Oとなり。
On the other hand, since each terminal current and differential current are in the same phase at the time of an internal failure, DRV=O.

■式が適用されて従前の抑制量Σ|■n|と動作量Id
とが比較されたうえ、必要に応じてリレー出力が得られ
る。
■When the formula is applied, the previous suppression amount Σ|■n| and the operation amount Id
are compared, and a relay output can be obtained if necessary.

(実施例) 以下、図に沿って本発明の詳細な説明する。(Example) The present invention will be described in detail below with reference to the drawings.

まず、第3図は本発明の第1実施例を示すものである6
図において、1はベクトル和算出回路であり、従来と同
様に変流器からの端子電流1a、 Ib。
First, FIG. 3 shows the first embodiment of the present invention6.
In the figure, 1 is a vector summation circuit, which calculates terminal currents 1a and Ib from a current transformer as in the conventional case.

Icがそれぞれ入力されてベクトル和としての差動電流
idが算出される。また、2はスカラー和算出回路であ
り、各端子電流のスカラー和電流=11nlが算出され
る。
Ic is inputted respectively, and a differential current id as a vector sum is calculated. Further, 2 is a scalar sum calculation circuit, which calculates a scalar sum current of each terminal current=11nl.

ベクトル和算出回路1の出力側には差動無効量算出回路
3,4.5が並列的に接続されていると共に、これらの
差動無効量算出回路3,4.5には差動電流idおよび
各端子電流Ia、Ib、Icがそれぞれ入力されている
。更に、差動無効量算出回路3,4,5の出力は最大値
検出回路6に加えられ、その出力はスカラー和算出回路
2の出力と共に比較回路7に加えられている。そして、
比較回路7の出力は差動電流idと共に差動判定部8に
加えられ、この差動判定部8の出力と、1id1≧に2
の関係式(K、は定数)から差動電流idのレベルを検
出するレベル検出回路9の出力とがアンド回路10に加
えられてリレー出力が得られるようになっている。
Differential reactive amount calculating circuits 3, 4.5 are connected in parallel to the output side of the vector sum calculating circuit 1, and differential current id is connected to these differential reactive amount calculating circuits 3, 4.5. Terminal currents Ia, Ib, and Ic are respectively input. Furthermore, the outputs of the differential invalid amount calculation circuits 3, 4, and 5 are applied to a maximum value detection circuit 6, and the output thereof is applied to a comparison circuit 7 together with the output of the scalar sum calculation circuit 2. and,
The output of the comparison circuit 7 is applied to the differential determination section 8 together with the differential current id.
The output of the level detection circuit 9 that detects the level of the differential current id from the relational expression (K is a constant) is added to the AND circuit 10 to obtain a relay output.

次にこの動作を説明する。まず外部故障時に端子電流I
cにかかる変流器が飽和したと仮定すると、前述の如く
飽和端子電流Ic’の発生に伴ってベクトル和算出回路
1から差動電流idが発生する。この差動電流■dは各
端子電流Ia、 Ib、 Ic・と共に差動無効電算出
回路3,4.5に入力され、各算出回路3,4.5は前
述の如く各端子電流ia、 Ib、 Ic’について差
動無効量DRVa、DRvbおよびDRVcを算出する
Next, this operation will be explained. First, when an external failure occurs, the terminal current I
Assuming that the current transformer c is saturated, the differential current id is generated from the vector sum calculation circuit 1 in conjunction with the generation of the saturated terminal current Ic' as described above. This differential current ■d is inputted to the differential reactive current calculation circuits 3, 4.5 together with the terminal currents Ia, Ib, Ic, and each calculation circuit 3, 4.5 calculates the terminal currents ia, Ib as described above. , Ic', differential invalid amounts DRVa, DRvb, and DRVc are calculated.

この時、idに対してほぼ90°の進み位相であるのは
Ic’のみであるから、Ic’にかかる差動無効量DR
Vcが最大となり、次段の最大値検出回路6がこのDR
Vcを検出して比較回路7に出力する。ここで、先の■
、■式におけるηの値を十分に大きく設定しておけば、
Σ|■n|≦η・DRVwaxとなってΣ|■n|より
も大きいり・DRVmaxが新たな抑制量Rest、と
じて選択され、次段の差動判定部8での判定結果がI 
I dl< Re5t、となって差動判定部8から「0
」が出力される。従って、レベル検出回路9の出力信号
が「1」であってもアンド回路10からはリレー出力が
得られず、リレーの不要動作が防止される。
At this time, since only Ic' has a phase leading by approximately 90 degrees with respect to id, the differential ineffective amount DR applied to Ic'
Vc becomes maximum, and the maximum value detection circuit 6 in the next stage detects this DR.
It detects Vc and outputs it to the comparison circuit 7. Here, the previous ■
, If the value of η in the formula is set sufficiently large,
Σ|■n|≦η・DRVwax and is larger than Σ|■n|・DRVmax is selected as the new suppression amount Rest, and the determination result at the next stage differential determination unit 8 is I
I dl< Re5t, and the differential determination unit 8 outputs “0
" is output. Therefore, even if the output signal of the level detection circuit 9 is "1", no relay output is obtained from the AND circuit 10, and unnecessary operation of the relay is prevented.

また、変流器が非飽和状態あるいは内部故障時にはD 
RVmax= OであるからRe5t、=ZI Inl
となり、実質上、第6図と同様の回路によって通常の差
動判定が行なわれる。
Also, if the current transformer is out of saturation or has an internal failure, D
Since RVmax=O, Re5t,=ZI Inl
Therefore, normal differential determination is performed by a circuit substantially similar to that shown in FIG.

次いで、第4図は本発明の第2実施例を示している。こ
の実施例は、差動電流idO値があるレベル以上になっ
た場合にスイッチ11.12.13を動作させて差動電
流idを差動無効電算出回路3゜4.5内に取り込むよ
うにしたものであり、スイッチ11.12.13はレベ
ル検出回路9′によって制御される。その他の構成およ
び動作は第1実施例と同様であるため、詳述を省略する
Next, FIG. 4 shows a second embodiment of the present invention. In this embodiment, when the differential current idO value exceeds a certain level, the switches 11, 12, and 13 are operated to take the differential current id into the differential reactive current calculation circuit 3°4.5. The switches 11, 12, and 13 are controlled by the level detection circuit 9'. The other configurations and operations are the same as those in the first embodiment, so detailed description will be omitted.

なお、以上の各実施例においては3端子系統のディジタ
ル形電流差動リレーについて説明したが、本発明はこれ
以外の複数端子系統に適用可能であり、また、比率差動
継電方式を含む差動継電方式であれば、発電機や変圧器
等を保護対象とする場合でもよい。更に、差動継電方式
の判定式として+id+−に工・Σ|■n|を用いてい
るが、一般的にはこの判定式に限定されるものではない
In each of the above embodiments, a digital current differential relay with a three-terminal system was described, but the present invention is applicable to other multi-terminal systems, and is also applicable to differential current relays including ratio differential relay systems. If it is a dynamic relay system, a generator, transformer, etc. may be protected. Furthermore, although +id+- is used as a determination formula for the differential relay system, the determination formula is not limited to this determination formula in general.

(発明の効果) 以上のように本発明によれば、最大差動無効量を検出し
て変流器の飽和を判別し、この最大差動無効量と従前の
抑制量とを比較して大きい方の量を新たな抑制量とする
ものであるから、外部故障時の変流器飽和に伴うリレー
の誤動作を確実に防止することができる。
(Effects of the Invention) As described above, according to the present invention, the saturation of the current transformer is determined by detecting the maximum differential reactive amount, and the maximum differential reactive amount is compared with the conventional suppression amount. Since this amount is used as the new suppression amount, malfunction of the relay due to current transformer saturation in the event of an external failure can be reliably prevented.

また、内部故障時や流入電流に位相差がある外部故障等
の場合においても誤判定することがないため、高感度な
ディジタル形電流差動リレーを得ることができる。
Further, since there is no erroneous determination even in the case of an internal failure or an external failure where there is a phase difference in the inflow current, a highly sensitive digital current differential relay can be obtained.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は外部故障時における変流器の非飽和状態の電流
ベクトル図、第2図は同じく飽和状態の電流ベクトル図
、第3図および第4図はそれぞれ本発明の第1.第2実
施例を示すブロック図、第5図は本発明が適用される電
力系統の単線結線図、第6図は従来例を示すブロック図
、第7図(イ)〜(ニ)は変流器の非飽和状態における
動作説明図。 第8図(イ)〜(ニ)は同じく飽和状態における動作説
明図である。 1・・・ベクトル和算出回路 2・・・スカラー和算出回路 3.4.5・・・差動無効電算出回路 6・・・最大値検出回路     7・・・比較回路8
・・・差動判定部   9,9′・・・レベル検出回路
10・・・アンド回路   11,12.13・・・ス
イッチ第1図      第2図 !c              i(第5図 巨1 第6図 第7図 第8図
FIG. 1 is a current vector diagram of a current transformer in a non-saturated state at the time of an external failure, FIG. 2 is a current vector diagram of a current transformer in a saturated state, and FIGS. A block diagram showing the second embodiment, FIG. 5 is a single line diagram of a power system to which the present invention is applied, FIG. 6 is a block diagram showing a conventional example, and FIGS. 7 (a) to (d) are current transformation An explanatory diagram of the operation of the device in a non-saturated state. FIGS. 8(a) to 8(d) are also explanatory diagrams of the operation in the saturated state. 1... Vector sum calculation circuit 2... Scalar sum calculation circuit 3.4.5... Differential reactive power calculation circuit 6... Maximum value detection circuit 7... Comparison circuit 8
...Differential judgment section 9,9'...Level detection circuit 10...AND circuit 11,12.13...Switch Fig. 1 Fig. 2! c i (Figure 5 Giant 1 Figure 6 Figure 7 Figure 8

Claims (1)

【特許請求の範囲】 電力系統の閉回路網における各端子電流のベクトル和と
しての差動電流を動作量とし、かつ前記各端子電流のス
カラー和電流を抑制量とするディジタル形電流差動リレ
ーにおいて、 前記各端子電流毎に差動無効量(=|■d|・|■n|
・sinθn、ここで■dは差動電流、■nは各端子電
流、θnは各端子電流と差動電流との位相差)をそれぞ
れ演算し、これらの差動無効量のうちの最大差動無効量
と前記抑制量とを比較して大きい方の量を新たな抑制量
としたことを特徴とするディジタル形電流差動リレー。
[Claims] A digital current differential relay in which the operating quantity is a differential current as a vector sum of terminal currents in a closed circuit network of a power system, and the suppression quantity is a scalar sum current of the terminal currents. , Differential reactive amount (=|■d|・|■n|
・sinθn, where ■d is the differential current, ■n is each terminal current, and θn is the phase difference between each terminal current and the differential current), and calculates the maximum differential among these differential reactive amounts. A digital current differential relay characterized in that an ineffective amount and the suppression amount are compared and the larger amount is set as a new suppression amount.
JP61200357A 1986-08-27 1986-08-27 Digital differential current relay Pending JPS6359721A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61200357A JPS6359721A (en) 1986-08-27 1986-08-27 Digital differential current relay

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61200357A JPS6359721A (en) 1986-08-27 1986-08-27 Digital differential current relay

Publications (1)

Publication Number Publication Date
JPS6359721A true JPS6359721A (en) 1988-03-15

Family

ID=16422953

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61200357A Pending JPS6359721A (en) 1986-08-27 1986-08-27 Digital differential current relay

Country Status (1)

Country Link
JP (1) JPS6359721A (en)

Similar Documents

Publication Publication Date Title
US4530025A (en) Current ratio-differential relay
JPS6359721A (en) Digital differential current relay
JPS6359719A (en) Digital differential current relay
JPS6359720A (en) Digital differential current relay
JPS63121424A (en) Digital current differential relay
JPS63121423A (en) Digital current differential relay
JPS63121425A (en) Digital current differential relay
JPS5843402Y2 (en) Hogokeiden Sochi
JPS6352626A (en) Differential relay
JPS6352627A (en) Differential relay
JP3745596B2 (en) Ground fault distance relay
JPS6352625A (en) Differential relay
JPS60245423A (en) Ratio differential relay
JP2916148B2 (en) Line selection relay
JP3266962B2 (en) Excitation inrush current detection circuit
JPH11299081A (en) Current differential relay
JPH0438118A (en) Variation width detector
JPS63114525A (en) Current differential relay
JPH0210655B2 (en)
JPS6011532B2 (en) 2-wire fault distance relay device
JPH0458715A (en) Protective relay device for system interconnection
JPS631809B2 (en)
JPH0514502B2 (en)
JPH03274475A (en) Method of locating faulty point of power system
JPS62293928A (en) Ratio differential relay method