JPS6360532A - ドライエツチング方法 - Google Patents

ドライエツチング方法

Info

Publication number
JPS6360532A
JPS6360532A JP20371586A JP20371586A JPS6360532A JP S6360532 A JPS6360532 A JP S6360532A JP 20371586 A JP20371586 A JP 20371586A JP 20371586 A JP20371586 A JP 20371586A JP S6360532 A JPS6360532 A JP S6360532A
Authority
JP
Japan
Prior art keywords
etching
silicon
oxide film
semiconductor substrate
dry etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP20371586A
Other languages
English (en)
Inventor
Nobuhito Owada
大和田 信人
Yasuhiro Mochizuki
康弘 望月
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Minebea Power Semiconductor Device Inc
Original Assignee
Hitachi Ltd
Hitachi Haramachi Electronics Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Haramachi Electronics Ltd filed Critical Hitachi Ltd
Priority to JP20371586A priority Critical patent/JPS6360532A/ja
Publication of JPS6360532A publication Critical patent/JPS6360532A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、光励起ドライエツチング法に係り、特に、シ
リコン半導体基板の均一性、再現性の良好なドライエツ
チング方法に関する。
〔従来の技術〕
従来の半導体基板の光励起ドライエツチング方法は、特
開昭59−90930に記載のように、光源にHg −
X eランプ(波長2240nm)、反応ガスにCl2
2 ガスを用いており、シリコン、特にnシリコンがダ
メージフリーでエツチングされている。そして、シリコ
ンとシリコン酸化膜との選択比が極めて大きいため、シ
リコン酸化膜上のpoQyシリコン膜が良好にエツチン
グできることが示されている。
〔発明が解決しようとする問題点〕
上記従来技術においては、シリコンのエツチングの均一
性、再現性は考慮されていない6本発明の目的は、シリ
コンの光励起エツチングの均一性、再現性に及ぼす因子
を解明し、高精度のエツチング方法を提供することにあ
る。
〔問題点を解決するための手段〕
上記目的は、シリコン半導体基板表面の自然酸化膜の厚
みを規定すること、またシリコン半導体基板の光励起エ
ツチングの前処理として、シリコン半導体基板表面の自
然酸化膜を除去するために。
同一反応容器内で自然酸化膜をプラズマエツチング又は
光励起エツチングすることにより、シリコンのエツチン
グむら、バラツキをなくすことができる。
〔作用〕
本発明者は、ハロゲンガスの紫外光励起によるシリコン
のエツチングに及ぼす種々のプロセスバランスメータを
詳細に検討した。その結果、エツチング速度に及ぼす因
子として、反応圧力及び反応ガス流速、励起光強度、基
板温度等の反応因子、並びにシリコン基板の導電型及び
導電率、結晶方位、マスク開孔率等のサンプル因子が挙
げられることが判った。そしてサンプル因子に合わせて
反応因子を調節することが必要であるが、未だエツチン
グ速度のバラツキ、特に再現性不良が現われた。光励起
エツチングの特徴の1つに、シリコンとシリコン酸化膜
の高選択性がある。これは、シリコンは、エツチングさ
れるが、シリコン酸化膜は、全くエツチングされないた
めである。このため、シリコン基板表面の自然酸化膜が
厚くなると、シリコンのエツチングにバラツキを生じる
ことが判った0本発明者は、これを定量的に把握し、そ
して、その対策にシリコンの光励起エツチングの前処理
として、シリコン酸化膜を除去することが。
有効であることを見出した。
〔実施例〕
実施例1、第1図は、シリコン基板表面の自然酸化膜の
厚みと、シリコンの光励起エツチング速度の関係を示す
、自然酸化膜は、フッ素洗浄後。
1)流水洗浄15分、2)硝酸煮沸、3)オゾンを含む
酸素ガスをバブルした硫酸煮沸、4)空気中放置24時
間、5)空気中紫外光照射、により形成し、エリプソメ
ーターで厚みを測定した。光励起エツチングは、第2図
に示す装置1を用いた。
試料30(自然酸化膜付のn型単結晶シリコン基板)を
サセプタ3上に設置し、反応容器2内を、真空ポンプ4
により、真空排気した。この後、反応ガスとして、HC
fi、又は、CQ2をボンベ7又は8より供給し、マス
フローコントローラ10又は11により、流量を50c
c/分に一定にし、反応容器2内へ流入して、真空ポン
プ4により反応容器2内の圧力を3.2Torrに一定
にした後、低圧水銀ランプ5(波長=185nm。
254nm、出力80mw)、又はHg −X eラン
プ(波長200〜400 n m +出力200 w)
の紫外光を、高純度合成石英製窓6を通して反応容器2
内へ照射し、試料30を光励起エツチングした。その結
果、シリコン基板表面のエツチングは、自然酸化膜の厚
みが15Å以下では、バラツキが小さくエツチングでき
、それ以上では、エツチングマスクとなっていることが
判った。
実施例2、実施例1と同一の試料を用いて、シリコンの
光励起エツチングの前処理として、自然酸化膜の除去法
を検討した。CF4ガスをボンベ9からマスフローコン
トローラ12を通して、反応容器2内のCF、ガス圧力
を、30mTorrとし、電極13に、周波数13.5
6MHz、出力100Wの高周波数を印加してプラズマ
を発生させた。プラズマエツチング時間15秒間により
、シリコン基板30表面の自然酸化膜をエツチング除去
し、引き続き実施例1と同様、シリコン基板30を光励
起エツチングした。その結果、シリコン基板30のエツ
チング深さは、800人/分で、4インチウェハ内の均
一性は、±4%にできた。
上記の実施例では、シリコン基板上の自然酸化膜の除去
に、プラズマエツチングを用いたが、例えば、Ca2や
NF、ガスのエキシマレーザからの高出力紫外光(例え
ば、ArF193nm)励起によるエツチングも可能で
ある。また、半導体基板も、単結晶シリコン、アモルフ
ァスシリコン。
ゲルマニウム、化合物半導体もエツチングできることが
確められた。
〔発明の効果〕
本発明によれば、光励起エツチングの前処理として、半
導体基板表面の酸化膜の厚みを規定することにより、エ
ツチングのむら、バラツキがなくなり、高精度で再現性
の良いエツチングが可能となる。
【図面の簡単な説明】
第1図は本発明のもととなる現象を確認した自然酸化膜
の厚さと基板シリコンの光励起エツチング速度の関係を
示す特性図、第2図は実施例に用いたドライエツチング
装置の模式図である。 2・・・反応容器、5・・・紫外光光源、7・・・H(
11ボンベ、8・・・CQ、ボンベ、9・・・CF、ボ
ンベ、13・・・プラズマ発生電極、30・・・半導体
基板。 乎 l  図

Claims (1)

  1. 【特許請求の範囲】 1、反応容器内に半導体基板を設置し、反応ガスとして
    ハロゲン分子又はハロゲン元素を含む化合物を用い、反
    応を励起させるエネルギーとして、紫外光を照射するこ
    とにより半導体基板をエッチングする方法において、エ
    ッチングの前処理として、半導体基板表面の自然酸化膜
    の厚みを15Å以下とすることを特徴とするドライエッ
    チング方法。 2、特許請求の範囲第1項において、半導体基板表面の
    自然酸化膜を、プラズマエッチング又は光励起エッチン
    グした後、半導体基板を光励起エッチングすることを特
    徴とするドライエッチング方法。
JP20371586A 1986-09-01 1986-09-01 ドライエツチング方法 Pending JPS6360532A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20371586A JPS6360532A (ja) 1986-09-01 1986-09-01 ドライエツチング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20371586A JPS6360532A (ja) 1986-09-01 1986-09-01 ドライエツチング方法

Publications (1)

Publication Number Publication Date
JPS6360532A true JPS6360532A (ja) 1988-03-16

Family

ID=16478646

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20371586A Pending JPS6360532A (ja) 1986-09-01 1986-09-01 ドライエツチング方法

Country Status (1)

Country Link
JP (1) JPS6360532A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02148727A (ja) * 1988-11-29 1990-06-07 Mitsubishi Electric Corp 半導体基板表面の処理方法
JPH02309634A (ja) * 1989-05-24 1990-12-25 Fujitsu Ltd 半導体装置の製造方法
US8591389B2 (en) 2009-10-23 2013-11-26 Fuji Seiko Limited Tool transfer system

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02148727A (ja) * 1988-11-29 1990-06-07 Mitsubishi Electric Corp 半導体基板表面の処理方法
JPH02309634A (ja) * 1989-05-24 1990-12-25 Fujitsu Ltd 半導体装置の製造方法
US8591389B2 (en) 2009-10-23 2013-11-26 Fuji Seiko Limited Tool transfer system

Similar Documents

Publication Publication Date Title
EP0005491A1 (en) Process for the preparation of low temperature silicon nitride films by photochemical vapor deposition
JPS5958819A (ja) 薄膜形成方法
NL8201041A (nl) Etsen van halfgeleiders en halfgeleideroxiden met waterstof.
JPS61127121A (ja) 薄膜形成方法
US4741800A (en) Etching method for the manufacture of a semiconductor integrated circuit
JPH0950040A (ja) プラズマエッチング方法及び液晶表示パネルの製造方法
JPH0529134B2 (ja)
KR920010775B1 (ko) 실리콘 표면상의 실리콘 산화막 제거방법
JPH0817815A (ja) 半導体デバイスの製造方法、半導体基板の処理方法、分析方法及び製造方法
JPH0496226A (ja) 半導体装置の製造方法
JPS62272541A (ja) 半導体基板の表面処理方法
JPS6360532A (ja) ドライエツチング方法
US5500079A (en) Dry etching method
JPH01200628A (ja) ドライエッチング方法
KR100373459B1 (ko) 광전화학방법을 사용한 SiC산화와 식각 공정
JPH0429220B2 (ja)
JP3002205B2 (ja) 窒化ガリウム系化合物半導体の表面加工方法
JP2928538B2 (ja) 基板処理方法
JPS63160324A (ja) 分子線エピタキシヤル結晶成長方法
RU2025823C1 (ru) Способ травления диоксида кремния на кремниевой подложке
JPH04146620A (ja) シリコン半導体基板の平坦化方法
US20070240826A1 (en) Gas supply device and apparatus for gas etching or cleaning substrates
JP2634051B2 (ja) 薄膜の成長方法
JP3254436B2 (ja) 窒化ガリウム系化合物半導体におけるエッチングマスクの製造方法。
JPS622622A (ja) 表面処理方法